使用LTspice®设计和仿真DC-DC稳压器输入滤波器

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

作者:Rani Feldman,资深现场应用工程师

摘要

开关DC-DC转换器因开关动作,会从输入端抽取含有丰富谐波的脉动电流。这些高频(HF)电流分量可能回流至输入电源线并耦合到系统其他部分,从而降低整体电源母线质量。从电磁兼容性(EMC)角度看,DC-DC转换器相当于一个噪声源。一种解决方案是在转换器与电源总线之间设置输入滤波器,防止开关噪声传导回电源端。设计不当的输入滤波器可能无法充分衰减高频分量,还可能导致输出振荡或转换器故障。本文介绍了使用LTspice实现LC差模(DM)输入滤波器所需的设计考量、计算方法和仿真流程。本文重点讨论差模滤波;在实际应用中,通常还需配合共模(CM)滤波才能完全满足合规要求。

引言

开关稳压器因电源转换效率高而被广泛采用,但其开关动作也使其成为传导噪声源。在许多系统中,尤其是包含敏感模拟、射频或通信电路的系统,必须在噪声通过输入电源总线传播前加以控制。输入滤波器通常是第一道防线,但不能将其简单视为附加元件。输入滤波器的谐振、阻尼、与转换器的阻抗交互及启动行为均会影响系统性能。

本文详解了DC-DC转换器差模(DM)输入滤波器的实际设计方法。文中首先回顾了LC滤波器的基本特性,包括衰减斜率、电容等效串联电阻(ESR)和谐振峰值。随后展示了如何增加阻尼以提高稳定性,分析了无阻尼滤波器如何导致启动过压或输出振荡,并说明了如何使用LTspice估算传导发射衰减量及比较单级与两级滤波器方案。

差模LC滤波器特性

LC滤波器属于双极点滤波器,其谐振频率计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

每个极点提供–20dB/dec的衰减,总衰减斜率为–40dB/dec。滤波电容的ESR会引入一个零点,为斜率贡献+20dB/dec。零点频率计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图1展示了一个典型LC滤波器示例。L1和C2构成滤波器,C1是V1的去耦电容,Cin代表DC-DC转换器的输入电容。开关DC-DC转换器因开关动作,会从输入端抽取含有丰富谐波的脉动电流。滤波器必须在相关频段内衰减输入电流,防止其回流至电源端并污染为其他敏感电子设备供电的总线电压。随着频率升高,C2的电抗减小而L1的电抗增大,使电流谐波被旁路到地。

理想的滤波电感应具有适中的电感值和较低的直流电阻(DCR)。过大的电感会减缓对负载瞬态的响应;由于电感与输入串联,应尽可能降低DCR以减小压降和功耗。设计权衡在于:在保持相同f0的前提下,减小电感值需相应增大电容值。电容ESR也会影响目标频点的总衰减量。

图1所示LTspice原理图中,ESR在1mΩ和100mΩ两个值之间步进变化。f0保持在33.4kHz不变,因为谐振频率不由电容ESR决定,但ESR零点频率fESR从7.23MHz (1mΩ)移至72.34kHz (100mΩ)。图2展示了此电路的仿真结果。若DC-DC转换器开关频率为1MHz,两种ESR下的衰减差值为22.7dB。ESR零点会将滤波器斜率从–40dB/dec降至–20dB/dec,从而限制可实现的高频衰减量。

设计人员通常倾向于选用低DCR和低ESR元件,这在大多数情况下是正确的做法。然而,由于LC滤波器本质上是一种谐振RLC网络,极低的ESR可能在f0处产生显著峰值。这意味着输入滤波器的输出阻抗会达到较高值,使设计更易出现不稳定问题。根据Middlebrook准则,为避免不稳定,输入滤波器的输出阻抗必须始终低于转换器的输入阻抗。因此,必须对上述峰值进行阻尼处理。峰值幅度与品质因数相关,计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

若fESR ≫ f0,滤波器将呈现高Q值和显著峰值,但仍保持–40dB/dec的斜率。若fESR ≫ f0,则Q ≈ 1,系统呈现阻尼响应。可通过在滤波电容两端并联RC支路来实现阻尼。当Q ≈ 1时,阻尼电阻值计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

阻尼电容值通常选取为滤波电容值的3倍至10倍。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图1:典型的LC滤波器;L1和C2构成滤波器

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图2:滤波器仿真结果,C2的ESR在两个值之间变化:1mΩ和100mΩ

无阻尼与阻尼LC滤波器设计示例

图3展示了当滤波电容ESR低至1mΩ时,无阻尼滤波器与阻尼滤波器的差异。C5选为C4容值的4.5倍,R1计算值为0.213Ω,实际选用0.2Ω电阻。图4所示仿真结果表明,在1MHz处无明显峰值,衰减量约为–58dB。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图3:阻尼与无阻尼输入滤波器对比

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图4:无阻尼与阻尼滤波器仿真结果

将无阻尼滤波器连接至DC-DC转换器输入端时,可能出现以下两个设计问题。

  1. IC在启动时可能会失败:

启动时,输入电压可能发生振铃,峰值接近VIN的两倍。对于12V转5V且IC绝对最大输入额定值为42V的设计,此类启动过压不太可能损坏器件。但在28V转5V的设计中,振铃电压可能超过绝对最大输入额定值,从而导致IC损坏。

  1. 输出可能会振荡:

LC滤波器本身易在f0处发生振荡,脉动输入电流会持续激发此谐振。图5展示了LT8609S的内置LTspice原理图。电路中添加了输入滤波器和额外输入电容以复现无阻尼滤波器设计。滤波器谐振频率f0由L2和总电容CT = C7 + C8 + C9决定,计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

结果如图6所示,输出电压在滤波器谐振频率处出现振荡。探测after_filter网络可发现根本原因:输入电压发生了振荡。此外,峰值电压达46.6V,超过了LT8609的42V绝对最大输入额定值。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图5:输入端接有无阻尼输入滤波器的LT8609原理图

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图6:仿真显示输出振荡是由输入滤波器导致输入电压在f0处振荡引起的

LTspice中的设计示例

本例中,无线电接收器需在3A负载电流下将15V转换为5V。开关频率为1MHz,设计须符合MIL-STD-461G标准。选用LT8624S(第三代Silent Switcher®器件),因其具备低噪声和低电磁干扰(EMI)性能。依据数据手册和LTpowerCAD计算出该设计的元件值,如图7所示。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图7:用于15V转5V、3A负载电流的LT8624S LTspice原理图

MIL-STD-461G规定了电源线的传导发射限值:CE101覆盖30Hz至10kHz,CE102覆盖10kHz至10MHz。限值单位为dBµV,需配合线路阻抗稳定网络(LISN)使用,LISN置于电源与受试设备(EUT)之间。LISN提供已知阻抗(通常约50Ω),并将EUT产生的传导电流转换为输出端可测量的电压。LTspice LISN电路可参考文章《如何使用LTspice获得出色的EMC仿真结果 - 第1部分》。图8展示了CE102限值曲线。对于28V以下系统,CE102基础曲线在约1MHz以上给出了约60dBµV的平坦限值。仿真完成后,将光标悬停在电压源上以绘制流过V1的电流;光标变为电流探头后,点击左键即可。显示I(V1)波形后,在波形查看器中右键单击并选择View → FFT。此时将弹出窗口供选择快速傅里叶变换(FFT)显示的波形。选择I(V1)并点击OK。随后显示I(V1)的FFT结果,左侧纵轴以dB为单位显示幅值。如需将幅值转换为线性刻度,请将光标悬停在左侧纵轴上直至变为标尺图标,然后右键单击打开Left Vertical Axis – Magnitude窗口。将单选按钮从Decibel改为Linear,然后点击OK。输入电流幅值即以线性刻度显示。图9显示I(V1)幅值约为657mA。利用LISN约50Ω的输入阻抗将此电流转换为电压:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

将32.85V转换为dBµV:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

所需的滤波器衰减量为150dB – 60dB = 90dB。另一种计算方法是利用60dBµV = 1mV的关系。即:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

将仿真得到的657mA除以20µA得到32,800,20log(32800) = 90.31dB。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图8:CE102传导发射限值曲线(单位:dBµV)

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图9:输入电流I(V1)的线性刻度幅值

下一步是确定在1MHz处实现–90dB衰减所需的滤波器谐振频率。LC滤波器的衰减量计算公式如下:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

设计过程中通常先选定电感值,再利用滤波器方程求解电容值。对于单级LC滤波器而言,90dB的衰减目标过高,难以在保持快速瞬态响应的同时选出合适元件。例如,若选用4.7µH电感:

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

为对滤波器进行阻尼处理,至少需要170µF × 3 = 510µF的阻尼电容,此容值过大。一种方案是增大电感值并仅使用单级LC滤波器。此举可减少元件数量,但会牺牲尺寸、成本和瞬态响应性能。更实用的方案是采用两级LC滤波器,其在达到fESR之前形成四阶滤波器,衰减斜率达–80dB/dec。更陡峭的斜率允许将f0提高10倍,同时仍能满足衰减目标。作为对比,当f0 = 56.2kHz时,单级LC滤波器需选用33µH电感,而两级LC滤波器仅需1µH电感。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图10展示了两种滤波器电路,图11为仿真结果。单级滤波器勉强达到–90dB衰减,且仅在电容ESR为2mΩ或更低时才能实现,表明ESR零点已影响衰减斜率。对于fSW = 1MHz的应用,33µH电感值过大,不利于快速瞬态响应。相比之下,两级LC滤波器使用较小值的元件即可提供超过–100dB的衰减量。额外的衰减裕度增强了设计信心,确保即使在电容因偏置电压和温度发生降额后,仍能满足90dB的衰减目标。

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图10:单级与两级LC滤波器对比的LTspice原理图

使用LTspice®设计和仿真DC-DC稳压器输入滤波器

图11:两种滤波器配置的LTspice仿真结果对比

结语

综上所述,本文阐述了开关稳压器输入滤波器的设计要点:既要充当EMI滤波器,又要作为连接转换器的稳定电源接口。简单的LC滤波器可提供强大的差模衰减,但必须综合考虑电容ESR、谐振峰值、启动行为及与转换器输入阻抗的相互作用,以避免不稳定或过压应力。借助LTspice,可根据传导发射限值估算所需衰减量,比较单级与两级方案,并在硬件制作前验证阻尼效果。作为实用设计指南,建议从发射目标和目标频段出发,在满足衰减要求的前提下选用最小电感值,采用低DCR元件并在必要时添加主动阻尼,检查谐振峰值和启动过冲,考虑电容降额和ESR变化,最后通过频域和时域仿真验证最终设计,再使用LISN进行实验室实测。

作者简介

Rani Feldman于2017年加入ADI公司,担任资深现场应用工程师。此前,他曾在凌力尔特(现为ADI公司的一部分)工作了三年。Rani拥有以色列阿夫卡学院电子工程学士学位和以色列霍隆理工学院工商管理硕士学位。