如图1。
b. 5g的部署也将根据频段情况分阶段进行，首先部署6ghz以下，然后是毫米波(mmwave)频率的连续频段，以便在稍后阶段支持关键embb应用。
2.随着物联网(iot)蜂窝网络连接的到来而连接到
(a)下行链路
(b)上行链路
图2：基带处理的高级原理图
3.基带l1处理的案例研究
在这里，我们举例说明如何将基带处理(尤其是layer-1层)映射到关键处理元器件上，如处理器子系统、cpu和dsp内核，以及固定和灵活的硬件加速，如图3所示。
图3：关键基带处理元器件
3.1. 前传(天线接口)连接
除了前面描述的处理元器件之外，还有一个灵活的天线接口功能模块：这是连接基带和射频单元所需的元件。传统上，这是通用公共无线电接口(cpri)，有时是开放式基站架构计划(obsai)兼容的部分。
然而，越来越多的方案在转向指定一个更灵活的前传接口，以允许基带
图4：可加速5g上市时间的分立结构
3.3. 基于chiplet的5g实现
图5显示了与图4所示类似的架构，但是使用了基于系统级封装芯片(chiplet)的方法进行了重新配置。 在这种情况下，一个采用了更高带宽、更低延迟和更低功耗的接口将cpu soc片芯晶粒与辅助硬件加速chiplet芯片连接起来。 支持前传连接到射频单元的fpga器件在该示例中可以但并不是封装集成在其中的;但实际上，如果有足够的资源，它可以是与硬件加速chiplet芯片相同的chiplet器件。
图5：基于chiplet的方法可实现更高的集成度
用于封装集成的两种主要技术是使用硅中介层或有机基板，以及某种形式的超短距离(usr)收发器。
3.4.完全集成的5g实现方式
最后，图6展示了本文考虑的最终、最高集成度的基带架构。该方法包括与先前相同的处理元件，具有相同的功能，但嵌入式fpga(efpga)集成在了芯片内。
图6：采用单片集成的、应用于5g基带的异构多核系统级芯片
这种紧密集成的单片集成方法具有许多优点。与基于chiplet的方法相比，该接口具有更高的带宽、更低的延迟和更低的每比特能耗。此外，资源组合可以根据所考虑的特定应用进行定制，因此避免了不需要的接口、存储器和核心逻辑单元。这样可以实现以上所考虑的三种架构中最低单位成本。
如前所述，现在的主要目标是提供更快的上市时间、更高灵活性和未来可用性。之所以能加快了上市时间，是因为soc可以提前流片，因为可以针对efpga进行后期修改(例如5g标准中polar码的出现)而不是完成即固定的asic。来自新算法或者未预计算法(例如新的加密标准)的灵活性可以通过嵌入式可编程逻辑而不是软件或外部fpga来解决。最后，未来可用性可以延长soc的生命周期，因为诸如urllc和mmtc等新标准等大批量新兴需求可以通过现有产品解决，而不需要进行新的开发。
我们目前处于蜂窝连接的转型时期，未来无处不在的无线连接正在兴起。在全球范围内，2g、3g和4g的成功推动手机使用量达到了令人难以置信的75亿部。令人震惊的是，这使得移动设备的数量比全球人口还要多。或许更具影响力的是，蜂窝连接对那些之前被数字化剥夺权利的人产生的影响; 例如，2016年撒哈拉以南非洲地区每100人通常有1部固定电话，但有74台移动连接设备。（素材：hqew.作者：alok sanghavi）
