mentor graphics 公司(纳斯达克代码：ment)今天发布了最新版的 catapult® 平台。与传统手工编码的寄存器传输级 (rtl) 相比，该平台将硬件设计的时间从设计启动到 rtl 验证收敛缩短了 50%。虽然现有的高级综合 (hls) 方法可将设计和验证生产率提高多达 10 倍，但是完成最终 rtl 验证所需的时间还是可能会抵消这些优势。而此次发布的 catapult 平台结合 hls 与成熟可靠的验证方法以及新工具，其中，新工具能够在 c++/systemc 级验证收敛(实现 c++/systemc signoff 的重大步骤)的基础上实现快速且可预测 rtl 验证收敛。
nvidia® 在其最近的案例研究报告《工作需要更智慧而非更努力：nvidia 通过高级综合缩小设计复杂性带来的差距》中，公布了其在 hls 设计和验证上取得的成功。“通过采用mentor graphics catapult 的 c++ 高级综合 (hls) 流程，nvidia 能够将代码简化 5 倍，将回归测试所需的 cpu 数量减少 1,000 倍，并且运行多达 1,000 倍的更多测试，从而为他们的设计获得更高的功能覆盖率。同时 hls 缩短了 50% 的设计时间……”该报告作者 frans sijstermans 和 jc li 如是写道。“视频团队对 hls 应用的成功使得全公司范围内的所有新 nvidia 设计均采用 hls。所以，当需要更加智慧而不是更加努力地工作时，hls 是一个不错的选择。”
http://fkdkj.51dzw.com/
业内第一的 hls (c++/systemc) 形式属性检查器
该最新版本的 catapult 引入了业内第一并基于 catapult 形式的 c 属性检查器 (cpc) 工具。该工具可在综合之前自动寻找程序错误，可节省数日或数周的验证调试时间。cpc 在用户的 hls c++/systemc 模型 (hlsm) 中使用形式分析来自动识别并在形式上验证难以发现的问题，如内存未初始化、0 做除数以及数组越界错误等。除自动检查之外，cpc 还可在形式上验证用户写入的断言和覆盖点，为可提供 hlsm 综合验证的动态仿真进行补充。
加快 100% rtl 覆盖率
最新版本的 catapult 还通过消除 rtl 冗余、添加新的 rtl 测试管脚并将 hlsm 中的用户断言和覆盖点综合为 sva(systemverilog 断言)，实现更简便、快捷以及预测性更强的 rtl 验证收敛。为更快地实现功能覆盖率收敛，catapult 还可生成完整 rtl 测试环境，与原始 hlsm 相比，在该测试环境中可重复使用用户的 c++/systemc 测试平台，从而自动验证仿真结果是否相等。为更快获得 100% rtl 结构/代码覆盖率，catapult 与 questa® covercheck 工具形成无缝协作流程，快速寻找可安全忽略的无法访问的代码并为之自动生成弃权。而对于可访问的代码，流程可让用户快速了解生成的波形中，什么是 hlsm 所需要的，从而快速清理代码中存在的隐患。此方法可在 hlsm 验证之后数天，让验证达到 100% rtl 覆盖收敛。
实现 hls 标准和生态系统
此次发布的 catapult hls 通过全力支持新 accellera systemc 可综合子集，推进了 hlsm 语言的标准化。除此之外，catapult 还支持任意长度的算法 c (ac) 数据类型、精确位整数以及定点数据类型，提供形式和动态工具所需的静态位精度和快速仿真时间。如今，mentor 已使 ac 数据类型开源并与 systemc 综合标准 100% 兼容。同时，mentor 会将它们提供给 accellera 以实现标准化。
关于 c++/systemc signoff 的 hls 愿景
“随着以更少资源实现更多功能的压力不断增大，设计流程变更以求大幅提高生产率已势在必行，”mentor graphics calypto 系统部总经理 badru agarwala 说道，“我们的愿景是完成 hls 生态系统，为 rtl 设计人员提供他们熟悉的工具和方法，让其实现 systemc/c++ signoff。而获得 100% rtl 覆盖率、hls 标准以及业内第一的 c++/systemc 形式属性工具是达成这一愿景的主要步骤。”
