这个晶片之所以开发，是为了要验证14nm设计专属基础ip的建构基块。除了arm处理器、sram记忆体区块之外，还包含了其他区块，为以finfet为基础的arm artisan实体ip的基础ip开发工作提供不可或缺的特性资料。
每当soc往更小的面积进行设计时，就会带来新的挑战，这些挑战需要soc设计产业链中的领导厂商通力合作，一起来解决。”arm实体ip事业部表示：“在14nm的设计上，多数的挑战来自于finfet技术，而我们与cadence和ibm的合作就是专注于实现14nmfinfet技术在设计与经济成本上的可行性，克服这些挑战。」
arm设计工程师们运用建立在ibm的绝缘层上覆矽(silicon-on-insulator，soi)技术之上的14nmfinfet技术的arm cortex-m0处理器，提供最佳的效能/功耗组合。采用周延的14nm双重曝光与finfet支援方法，搭配使用cadence技术的工程人员来设计finfet 3d电晶体晶片。
“这次14nm测试晶片试产是我们在soi上运用内建的电介质隔离功能，而在finfet取得的重大进展。”ibm半导体研发中心表示：“事实上，cadence与arm在设计解决方案上协同作业，将这个以ibm的finfet技术为基础的测试晶片投入试产。我们仍将继续合作，在14nm以上兑现全空乏型(fully depleted) soi finfet装置的卓越功耗、效能与变异性控制的承诺。”
工程师们必须要有14nm与finfet规则台(rule decks)以及更佳的时序分析的支援。这个晶片是运用cadence encounter digital implementation (edi)系统而设计实现的，具备运用cadence virtuoso工具而设计的arm 8-track 14nmfinfet标准单元库。edi系统提供按照以finfet为基础的14nmdrc规则执行设计实现所需的先进数位功能，并纳入全新gigaopt最佳化技术，享受finfet技术所提供的功耗与效能优势。此外，这个解决方案也运用通过生产验正的双重曝光更正设计实现功能。encounter power system、encounter timing system与cadence qrc extraction提供支援14nmfinfet结构的14nm时序与电源signoff功能。cadence宣布，运用ibm finfet制程技术所设计的 arm cortex-m0 处理器14nm测试晶片已投入试产。成功投产14nmsoi finfet 技术归功于三家厂商携手建立的生态体系，在以 finfet 为基础的 14nm设计流程中，克服从设计到制造的各种新挑战。
14nm生态系统与晶片是arm、cadence与ibm合作在14nm以上的先进制程开发系统晶片(socs)之多年期协议的重大里程碑。运用finfet技术的14nm设计soc实现了大幅减少耗电的承诺。
“这个晶片代表着先进制程技术的重大里程碑，这是三家公司的专家们通力协作的成果。”cadence益华电脑晶片表示：“finfet设计为设计社群提供了重大的优势，但也需要先进晶圆厂、ip与eda技术的支持，以克服可观的挑战。cadence、ibm与arm通力合作克服了这些挑战，也为各种生产设计而发展出能够支援14nmfinfet开发的生态系统。”
www.yongdechuan.51dzw.com
