interuniversities微电子中心(imec)一直在进行面向亚90纳米工艺技术应用的高介电常数晶体管门极堆栈的优化工作，他们当前正在对氧化铪、界面氧化硅以及金属门极堆栈进行研究。
复杂的门极栈材料安排似乎变得越来越必要和迫切。imec最近的研究有一个重要发现，即减小氧化铪下沟道的表面迁移率，会导致小型晶体管性能恶化。
imec是世界领先的先进工艺技术研究组织之一，主导这项始于2000年的研究项目，international sematech和日立半导体公司对此提供了支持。在本周举行的年度研究评价会议(arrm)上，imec介绍了到目前为止在高介电常数门极绝缘栈开发工作方面所取得的一些进展。
imec高介电常数研究主任marc heyns说，研究工作集中在采用二氧化铪代替二氧化硅作为适当的高介电常数材料，二氧化硅材料在采用90纳米工艺时泄漏电流过大。该项目的目标是实现一个纳米等效二氧化物厚度(eot)门极栈，对0.5纳米门极栈的可行性验证迫切需要复杂的多层栈。
例如，heyns及其同事对65纳米工艺进行的研究工作表明，随着相对简单结构的介电常数值增大，晶体管的电子迁移率减小了二到四倍。该项目的另一个目标是使二氧化硅的迁移率达到95%。
据信迁移率的减小是由于库伦电荷散射和远声子散射，这是由于界面二氧化物的阻挡造成的。heyns说，“铪和锆有这方面的问题，但二氧化铝没有，但二氧化铝没有铪和锆所具有的高介电常数。我们需要具备较高性能的硅酸盐和高介电常数的铪。”
