电源设计面临的严峻挑战之一是微处理器的工作电压越来越低、工作电流越来越大。采用数字多相电源(dmp)结构可以满足微处理器对电源的要求，该结构具有易用、可复用及可升级的特点，本文就介绍由primarion和intersil共同开发的数字多相电源结构。
技术的不断发展提高了cpu速度和性能，同时也为供电系统提出了越来越高的要求，这种要求未来还将不断提高。处理器内核电压已降至1v甚至更低，而所需电流却不断增加，到2005年可能将达到150a。与此同时，处理器时钟频率将达到若干ghz，处理器的瞬态电流将达到1000 a/ns，而插座的瞬态电流将达到1000 a/us。对于这样的速率和电流值，即使最小的寄生感应都超越低电压逻辑门限的要求。在1.5 vdc内核电压时，现有的技术可产生160 mv的瞬态电压，这足以影响数据的完整性。
为了尽可能减少线感应，oem厂商希望将内核供电电源放在处理器上，这就要求电源能满足小尺寸、高效率的严格要求。要满足这些要求以及满足快速面市和灵活性，需要一种新的电源结构。由primarion和intersil共同开发的数字多相电源(dmp)是一个可满足关键电性能，并具有易用、可复用及可升级特点的电源结构。
数字多相电源调节
现在的处理器采用的是多相、降压开关转换器，这种转换器由开关控制器、门驱动器和分立的fet功率级构成，如图1所示。primarion和intersil的dmp利用相关的信号和电源分割来改变控制器结构，从典型的模拟控制转变到数字控制。dmp结构具有更大的灵活性以及多任务处理和抗噪声等特性。 primarion/intersil信号分割将驱动器/fet端的模拟信号隔离，并利用数字信号与数字控制器进行通信。数字控制可获得更好的优化效果以及控制环实时适应特性，该控制器还提供了与外部电路的连接，因此用户可获取可编程控制环特征和可读系统状态数据。可编程dmp结构可在多种电压和电流应用中重复使用，因此能适应将来的处理器要求。
primarion/intersil电源分割集成了高端fet和门驱动器，以及模拟-数字接口。这样，集成的高端fet可获得控制智能特性，而低端fet保持了灵活性，从而可解决高降压比、低占空比应用的功耗问题。
为达到2ghz或更高速率处理器的瞬态要求，多相调压器必须工作在两种模式：常态模式和有效瞬态响应(atr)模式，如图1所示。dmp在这两种工作模式下都可实现性能优化，并实现平滑的模式转换。在常态工作模式下，相位脉冲均匀地分布在开关周期内，可以尽可能减少混合纹波(见图1)，这样可获得比相同纹波的单相设计更低的相位感应。在atr模式下，相位是按时间分布的，所获得的电流斜波是所有相位斜波之和。dmp结构输出是工作在1mhz的八个不同相位的电压，在电感器端的di/dt比值超过800a/us，输出电容端超过1500a/us。
控制环的调整要借助于从atr到常态模式的快速有效转换，数字控制可实现atr和常态工作模式间的平滑转换。采用一种算法可为dmp的模式转换提供控制环校正，目前这种算法正在申请专利。利用先进的控制环调整算法来控制atr的活动，可将模式转换的输出稳定时间从50us降至300ns。
dmp结构有助于调压器设计中实现灵活性和可伸缩性。dmp所固有的多任务特性可快速调整atr窗口，以匹配avp和vid的变化。dmp可自动支持每个控制器1到8个相位，从而使设计具有很大的伸缩性，完全满足输出负载电流的要求。另外，通过dmp控制，电流可在相位间均匀地分布。未来dmp技术将可能结合一些新技术，可检测出相位损耗并相应地进行系统调整。
串行数字信号使得功率级的负载点位置可不受控制器位置的影响，发送到功率级的数字信号将驱动电流限定在功率级。采用集成设计和先进半导体工艺使得dmp方案的工作速率高达1mhz，增加开关速度减小了滤波器件的尺寸，并增加了系统带宽，从而可提高电流跳变速率。
低端fet的选择要综合考虑响应时间和效率。对于给定的fet，在各种系统工作情况下dmp结构都可令开关频率和空载时间调整到最佳状态。
