virtuoso passive component designer通过可靠的电感设计、分析与建模攻克重大rf挑战
加州圣荷塞，2007年11月12日——全球电子设计创新领先企业cadence设计系统公司（nasdaq: cdns）今天宣布推出virtuoso passive component designer，这是一种面向电感、变压器和传输线设计、分析与建模的完整流程。这种新技术让模拟与rf设计师能够轻易掌握无源元件的设计，迅速开发出复杂的无线soc和rfic。virtuoso passive component designer从感应系数、q值和频率等设计规范开始，帮助设计师为他们的特定应用和工艺技术自动生成最适宜的感应器件，实现更高的性能和更小的面积。内置的精确3d全波解算器用于检验生成的器件，不再需要专门的电感特征化，并减少了设计周转时间。
virtuoso passive component designer是为90和65纳米工艺节点而优化的，支持高级设计规则和cmp约束，如dummy金属填料和打孔。除了支持多种形状的电感和变压器尺寸，设计团队还可以自己定制工艺尺寸或使用参数化单元或pcell直观形象地或手动地进行调整。
“电感和变压器是我们高频集成电路中的至关重要的元件。他们对于芯片面积和性能有着极大的影响，”renesas technology公司设计技术部总经理hisaharu miwa说。“我们的目标是在初期设计阶段就考虑到电感和变压器的影响，从而提高设计效率。我们使用virtuoso passive component designer是因为它能够解决这些问题。因为它是集成到virtuoso定制设计平台中的，并且有着精确的内置电磁解算器，virtuoso passive component designer提供了易用的方法进行建模和生成pdk组件”
virtuoso passive component designer非常容易使用，不需要电磁专业技术。输出的是完整的工艺设计工具包组件，有符号、原理图、版图和仿真模型。内置的建模功能将s参数文件转化为物理集总元件模型，随时可用virtuoso spectre circuit simulator xl进行rf分析。这种新的cadence技术还有快速而精确的耦合分析能力，能够让设计师优化电感应和变压器在版图中布局，实现更小的芯片面积和更高的成品率。
“自从采用了cadence rf设计方法学锦囊，并开始使用virtuoso passive component designer无源元件设计器对我们的感应器和变压器进行进行精确合成和建模，我们的vco设计的频率精确度立刻从提高了0.9－1.9%，”epoch microelectronics公司联合创始人兼副总裁aleksander dec博士说。“将virtuoso passive component designer中详尽的电感模型与qrc提取的精确rlck提取视图结合，能够实现精确的全芯片签收。使得时间和成本大为节省。”
virtuoso passive component designer被紧密集成到 cadence virtuoso 定制设计平台中。该新技术是virtuoso多模式仿真（virtuoso multi-mode simulation）技术的一个组成部分，也是按照相同的灵活的许可证方式。
“手机和便携设备的进化为模拟和rfic设计师带来了巨大的挑战，”virtuoso定制ic研发部副总裁srinivas raman说。“越来越多复杂的模拟和rf电路需要被装填到同样又小又轻的手持设备中，同时又要让他们的成本和耗电量控制到1990年代的单波段设备相同的级别。使用virtuoso多模仿真（ multi-mode simulation），模拟和rf设计团队可以迅速设计出精确的无源元件，满足设计规范，比那种预先设计的通用型（one-size-fits-all）器件能够实现更低的耗电量和更小的面积。”
