shdsl(single-pair high-speed digital subscriber line) 是单线对高比特率数字用户线，国际电信联盟(itu)的itu-tg991.2标准完整地规范了这项技术。它的主要特点有：可在单线对、混合线径、双绞线上全双工高速对称地传送数据，采用tc-pam)trellis code-pulse amplitudemodulation)编码方式，传输容量可在192kbit／s至2312kbit／s范围内变化，支持8kbit／s步长变化，改进了频谱兼容性，允许与其他dsl一起共缆部署，并做到干扰最少。
基本的shdsl线路传输系统由局端收发器stu-c和远端收发器stu-r组成。通常，局端stu-c集中放置并提供网络侧上行接口形成局端接入复用器dslam设备。而根据系统所采用传送模式的不同，dslam设备提供的上行接口要求应有所不同。对于tdm传送系统，dslam设备通常采用tdm-e1-g.703电接口，远端stu-r和用户侧数据接口构成了用户端cpe设备。同样根据系统所采用传送模式的不同，cpe设备提供的用户侧数据接口也有所不同。对于tdm传送系统，cpe设备通常提供e1-g.703(或v.35)接口。本文设计的shdsl线路传输设备提供e1接口与cpe设备相连。
m28945、m28927是美国敏迅(mindspeed)公司开发的芯片组，支持g.shdsl、hdsl、hdsl2及idsl标准；同时，支持pcm和atm传输接口。本文介绍该芯片组的性能、结构特点，及基于该芯片组的带e1接口的g.shdsl设备软硬件设计方案。
m28945及m28927性能特性
m28945、m28927芯片组支持一套完整的api命令集，并有预激活、时钟模式、多速率应用、性能监测、诊断和测试模式、处理器通信等多项功能。m28945内部集成8051内核，使用api命令与主机进行通信，大大简化了用户软件的开发过程。芯片组功能模块如图1所示。m28945为dsl成帧芯片，m28927为afe(模拟前端)芯片。
m28945简介
m28945由以下三大功能模块组成：dsl成帧器模块、采用16tc-pam构dsp模块以及8051微处理器内核。dsl成帧器是一个高性能的比特流处理引擎，支持g.shdsl、hdsl、hdsl2等dsl成帧模式。通过pcm接口将原始速率的t1／e1成帧和非成帧模式信号作经过有效载荷比特的插入和提取、数据的加扰处理、比特填充等操作，输出相应的dsl帧数据流。dsp模块主要完成数据的编／解码，产生发送端码元定时和恢复提取接收端码元定时、线路均衡、回波抵消、根据对线路功率衰减的探测，调整发送功率电平等。它接收来自afe的串行数据和比特泵发送的经过预编码的符号，同时将这些符号送到回波抵消器(ec)，然后由回波抵消器对回波响应进行评估，从afe发来的信号中减去回波响应。同时，回波处理后的信号再通过前馈均衡和判决反馈均衡，最后由格栅编码调制译码器恢复出信息比特。m28945芯片内嵌有8051微处理器内核、256b直接和间接访问ram，2kb不可编程rom，内部为系统初始化的启动代码。外部cpu通过主机口或rs232接口将api底层操作码下载至m28945内部ram，并通过api消息对系统进行配置和状态信息读取。为简化系统外围走线，本方案cpu通过rs232接口配置m28945。
m28927简介
m28927为系统模拟前端芯片，主要完成数字信号与shdsl信号的转换，即d／a和a／d变换、信号滤波、增益控制和线路驱动。数字接口同m28945相连，与dsp芯片进行数字通信；模拟接口通过外围线路驱动反馈电阻、阻抗匹配电阻、平衡混合电路、变压器和保护电路与双绞线相连。
系统设计与实现
硬件设计
系统架构如图2所示，在基于m28945、m28927芯片组的基础上，方案选用了philips公司32位arm7处理器lpc2124作为外部主处理器，负责整个系统的协调控制；使用dallas公司的专用e1收发芯片ds2153q来实现e1信号的收发功能。首先通过配置ds2153q专用e1芯片，使其与m28945进行通信；然后，通过将api底层操作码加载到
m28945，再对m28945进行配置，从而完成e1信号在双绞线上的传输。此外，为了保证信号的传输距离，还应该考虑线路变压器的选择以及混合平衡电路的布线设计。
lpc2124是基于一个支持实时仿真和跟踪的16／32位arm7tdmi-stm cpu的微控制器，128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行；对代码规模有严格控制的应用可使用16位thumh模式将代码规模降低30％以上，而性能的损失却很小。内置16kb静态ram，并带有256kb嵌入的高速闪存，m28945的api底层操作码可以直接存放在片内闪存中，无需外接闪存单元，减少了外围器件连接。片内boot装载程序实现在系统编程(isp)和在应用中编程(iap)。嵌入式跟踪宏单元(etm)支持对执行代码进行无干扰的高速实时跟踪。并且通过片内的pll可以实现最大为60mhz的cpu操作频率。
ds2153q是dallas公司生产的e1收发器，能完成e1 pcm30／isdn-pri收发器功能，可自动产生告警信息，记录双极编码错、帧定位错、crc4码错。线路接口符合itu-t
<
