目前随着使用大规模集成电路的产品不断出现,相应的印制电路板的安装和测试工作已越来越困难。虽然印制电路板的测试仍然使用在线测试技术这一传统方法,但是这种方法由于芯片的小型化及封装而变得问题越来越多。现在一种新的测试技术——边界扫描测试技术已逐步得到发展,大多数的asic电路和许多中等规模的设备已开始利用边界扫描测试技术进行设计。bst技术是按照ieee1149.1标准,提供了一套完整的测试方案。在实际的测试中,它不需要借助于复杂和昂贵的测试设备,并且提供一种独立于电路板技术的测试方法。采用边界扫描测试技术进行集成电路设计和印制电路板设计,其最大的优点是测试过程简单,显著地减少了生产、实验、使用和维修过程中的测试诊断时间,从而极大地降低了成本。
1bst的基本组成
bst电路按照ieee1149.1标准构成,其中含有测试存取通道tap及控制器、指令寄存器ir和测试数据寄存器组tdr。测试存取通道tap是一个5芯引脚(其中l芯为复位端)的连接器。tap控制器是一个16状态的状态机,可产生时钟信号和各种控制信号(即产生测试、移位、捕获和更新等信号),从而使指令或测试数据移入相应的寄存器,并控制边界扫描测试的各种工作状态。
1.1测试时钟输入端tck
tck信号允许集成电路ic的边界扫描部分与系统内的时钟同步并独立工作。
1.2测试方式选择输入端tms
测试方式选择tms引脚为控制信号,其决定tap控制器的工作状态。tms须在tck的上升沿之前建立。
1.3测试数据输入端tdi
在测试时钟脉冲tck的上升沿,通过tdi串入的数据移入指令寄存器或测试数据寄存器,tap控制器决定移入的数据是指令或测试数据。
1.4测试数据输出端tdo
在测试时钟脉冲tck的下降沿,通过tdo从指令寄存器或测试数据寄存器串出数据,tap控制器决定串出的数据是指令或测试数据。
2pcb的测试系统
2.1测试系统结构
其硬件包含通用的pc机、bst测试仪和串行bst信号电缆(含有4路信号的总线,其图中数字含义如下:1为tdi、2为tck、3为tms、4为tdo)。测试仪通过标准并口与pc机连接,通过串行信号电缆与pcb上的测试存取口tap相连。
假设印制电路板上有a、b、c三个模块,模块可以是由单个芯片或多个芯片构成的。它们是按ieee1149.1标准设计的,即在芯片的i/o管脚处增加bs寄存器(模块中虚线经过的位置)，可进行边界扫描测试。若所设计的数字系统或设备有多块pcb，可通过串行信号电缆与pcb相连。使用者可以通过编程来灵活选择需测试的芯片、模块或整个pcb。
2.2测试系统原理
测试者可根据pcb的网表和器件模型，利用pc机软件编程自动生成检测电路故障的测试图形。pc机应有两个至少32位i/o管脚的插板，这样可形成32位读/写管脚，方便读和写操作。
测试软件应包括预处理器和执行单元。其中预处理器读出测试图形并获取这些图形可能的关系,得到的结果是一组文件,包括存储和控制信息。执行单元装入上述文件,然后执行测试。过程为先读存储信息,把数据置于输入端口,从适当的输出端口读取数据,并同预期的结果进行比较。若发现故障,将产生一个故障报告,并标明故障的位置,最后加入诊断程序,给出故障的具体位置。
2.3测试内容
·测试pcb的i/o管脚的连线。因为pcb的i/o管脚为测试仪提供了唯一的存取通道;
·测试pcb上ic芯片的完整性,在芯片的装配过程中,ic芯片或许己损坏。可采用内建自测试和内部测试,以验证芯片的好坏;
·测试pcb上ic芯片互连的开路与短路故障,可采用外部测试加以验证:
·测试pcb上总线的完整性,通过其测试可检测与总线相连的ic芯片i/o管脚是否存在开路故障。
随着bst技术的不断发展,pcb测试将逐步完善。由于可编程集成电路的大量使用,pcb测试的灵活性和适用性将会提高,而相应的测试系统的成本将会减少。设计者可以在pcb上全部采用可编程逻辑的集成电路,只要通过软件编程即可修改芯片逻辑,从而做成通用的印制电路板,使pcb电路板可以完成不同的功能。这样边界扫描测试技术将使得pcb测试更加方便快捷,极大地降低测试成本。
