ncore 3是分散式异构（distributed heterogeneous）缓存一致性芯片互连（cache coherent on-chip interconnect） ip。透过ncore 3，soc设计团队可以将采用最新的arm® amba® chi protocol （chi issue b）的处理器群组整合起来。它的
主要优点包括：
1. ncore 3的独特之处是它可以让同一块芯片上采用amba chi以及ace等不同一致性协议的处理器群组和加速器作为完全一致性（fully coherent）的对等节点运行，因而设计团队可以灵活选择cpu和硬件加速器ip。 arterisip chi接口包括支持高阶的一致性协议，例如高性能soc使用的atomic和cache stashing。
2. ncore cache coherent interconnect for accelerators （ccix） controller 能透过synopsys® designware® 上pci express和ccix的控制器和phy ip，在多个芯片间轻易扩展一致性系统。
3. 为了实现针对汽车市场的高级系统，ncore 3产品线还包括可选配的ncore resilience package。由于它是在硬件中提供（1）符合iso 26262标准的功能安全机制，以及（2）一套完整的功能安全分析和文档，能加速客户通过iso 26262认证。
sanechips科技有限公司李副总裁指出“作为ncore缓存一致性的用户，对于arterisip的新产品ncore 3 ip中的技术创新，我们感到兴奋。”他表示，“能在同一个soc中可以同时实现amba chi和ace协议，这在高性能系统中将可以更广泛地使用现有的ip。sanechips科技有限公司是中兴通讯（zte）所属的半导体公司。
ncore 3缓存一致性互连ip非常适合“超级计算机芯片”使用，例如自主驾驶控制器和高级驾驶辅助系统（adas），机器学习应用系统，服务器/数据中心处理和联网等方面所需要的超级计算机芯片。 由于ncore是高度可配置的分散式架构，设计团队能够更轻而易举地设计复杂的系统，针对功耗、性能和面积方面的更严格要求，更好地进行优化。
arteris总裁兼行政总监k. charles janac说：“客户希望设计出大型高性能计算机系统和机器学习系统，它们又必须符合嵌入式系统在功耗和面积方面的要求，这是推动我们研制ncore 3的动力。”
“ncore 3.0互连ip是建立在我们经过验证的ncore缓存一致性技术之上的，通过arm amba chi协议处理器来实现功能安全，因而整个soc能够更加容易达到iso 26262 asil d标准的要求，用于自主驾驶系统。
支持该产品的谈话节录：
armarm的development solutions group总经理javier orensanz说：“arterisip支持arm的amba chi缓存一致性协议，说明arm的生态系统是丰富的，有很多选择。”他表示， “符合amba要求的技术的开发，例如ncore 3互连，以及arm和arterisip签署的长期性协议，因而arterisip可以使用arm的cpu和系统ip的周期模型（cycle model），表明双方继续支持对高性能缓存一致性子系统的设计、验证和性能的优化，从而为我们的生态系统合作伙伴带来益处。”synopsyssynopsys的 ip市场营销副总裁john koeter说：“在7nm finfet工艺流片的synopsys 的designware ccix ip为设计人员提供了一个低风险的解决办法，它能与arterisip ncore互连严丝合缝地结合操作。”他表示， “我们的ccix控制器和phy ip是基于synopsys的pci express架构。synopsys pci express架构做成的芯片已经过实际使用验证，已经用于超过1500种设计，已有数十亿件产品交付用户，因而我们的共同客户可以信心十足地将ip整合到他们的soc中。
ccix联盟ccix联盟主席gaurav singh说：“在数据中心新出现的加速应用方面，ccix带来了一种新的互联。”他表示， “我们很高兴看到，对于我们的会员公司加速采用ccix，arterisip起了主导作用。”resiltechandrea bondavalli是佛罗伦萨大学计算机科学教授兼弹性计算实验室主任，以及领先的功能安全谘询公司resiltech的科学顾问，他说：“用于自主驾驶的系统芯片（soc）正变得越来越复杂，通常需要支持缓存一致性，需要整合多种类型的处理器群组和硬件加速器。 ”。他表示， “arterisip ncore缓存一致性互连不仅可以用于设计这些新的汽车系统芯片，并且在硬件上实现安全机制，增大整个系统芯片功能安全诊断的覆盖范围。因此，设计团队使用arterisip技术，将能够设计出达到iso 26262 asil d标准要求的复杂系统芯片。
从事商用系统芯片（soc）互连ip的创新供应商arterisip今天宣布推出第三代ncore缓存一致性（ncore 3 cache coherent interconnect ip）互连 ip，以及用于保障功能安全（functional safety）的可选用ncore resilience 套件。文章出自：电子发烧友
