应用还可以从不改变pcb就能更新器件中受益。一些fpga系列包含众多引脚兼容的器件，可以在需要时让你切换到更大(或更便宜和更小)的器件。只是要确保针对最少数量的引脚输出进行设计。
不要忘了考虑其它一些细节，比如如何为不同的供电电压和i/o标准划分i/o组、pll要求以及ddr接口要求。
我们需要更多的功率!
通常很难计算一块电路板要求的最大电流。但fpga电源设计相当有技巧。fpga所需电流很大程度上取决于逻辑设计和时钟频率。同样一个器件在一个设计中可能只需0.5w，而在另一个设计中可能高达5w。
开发工具(或一个独立的程序或电子数据表)应该可以为给定设计提供功率预估值，但它们需要从你那儿得到许多附加信息，其中一些可能只是有根据的推测。如果有fpga开发板，就应该有方法测量各种情况下的供电电流。一些开发板甚至内嵌电流计显示器!只是要确保增加足够多的余量来应对设计更改以及特殊工艺/温度要求。
下面是“难题”可能会出现的时候：
● 做热分析，并在必要时增加散热器。
● fpga要求按顺序加电吗?(你的设计很容易出现5个或6个电源)
● 至少可能需要一个“安静的”电源，通常用于片上pll。可以使用ldo加上一些无源滤波器件。千兆位收发器电源也能从低噪声中受益。
● 确保你理解fpga在上电和初始化时在做什么事。许多器件在这个时候需要抽取很大的电流。
关于引脚及其它
接下来可以认真考虑引脚分配这件大事了。同样，如果你的逻辑设计已经达到可以被编译的阶段，就让设计软件来提供帮助吧，或至少在做电路板之前验证你分配的引脚是可行的。你当然已经处理过明显的资源，比如根据供电电压划分i/o组，确保诸如lvds、sstl或内部50ω终端等“特殊”引脚设置兼容它们所在的组和供电电压。
但在许多器件中存在更深层次的微妙关系：在“不要在单端信号的2个ic绑定焊盘内放置差分对”，或“类似于参考电压的输入必须距离时钟信号至少3个焊盘远”等字里行间隐含着复杂的规则。这些规则很容易让人发疯。如果让人不堪忍受，就让设计软件为你指出违例吧。如果你不这样做，那么这些问题肯定会让你疲惫不堪。
接地反弹或并发开关噪声(ssn)是另外一个考虑因素。由于
好了，至此供应商问题解决了。接下来是选取fpga的系列和规模。供应商都会将它们的产品细分成多个系列，通常以低端、中端和高端性能(和规模)这样的模糊概念加以区分。片上ram需要多大?要多少dsp/乘法模块，或千兆位收发器?你可能需要通读一遍数据手册，找出诸如最大时钟频率和i/o时延等参数来帮助你选择正确的系列。需要重申的是，拥有hdl代码是有很大帮助的，因为设计软件可以让你知道适合哪种器件，它们是否能够满足你的性能要求。文章出自：ai先锋周刊
