画好SCH图后，在启动同步器更新PCB文件时，如果弹出“Can not execute all net list to macros．Do you want to continue anyway﹖”对话框，提示你无法执行所有的网络宏，是否强行装入网络表时，说明原理图中存在错误，创建的网络表内容不全，虽然可以从原理图与网络表文件中检查错误，但你也不妨选择“Yes”，在强行装入网络表的PCB文件中检查错误更直观，更便于有针对性地解决问题。
常见的问题有：
1）PCB文件中缺少了某些文件;
2）某些元件的焊盘上没有预拉线，成为孤立元件;
3）某些元件的个别焊盘上没有预拉线;
4）不该连接的焊盘连在了一起等。
上述问题的常见原因与解决方法如下：
1）编辑原理图时没有正确指定元件的封装形式。
2）原理图中元件引脚虚接。
原因有：
原理图中的栅格捕捉精度（Snap）设置得太高或可视栅格（Visible）取得过大，SCH文件与SCH元件库的栅格设置不统一时，引脚的端点不在栅格交点上，放置的导线超出引脚电气接点覆盖在引脚上;连线时误将直线当导线（直线没有电气连接意义）;编辑SCH元件库时将引脚放错了方向，由于引脚具有方向性，放置引脚时按Tab键打开设置引脚属性对话框，其中OrientaTIon栏中为引脚放置的四种方向选项，检查时选中Dot项，引脚的非电气接点端将出现小圆圈，可直观地看到引脚是否放错了，检查完毕还原设置即可，也可以用显示隐含管脚（Show Hidden Pins）等方式进行检查。另外，制作元件时用直线代替引脚也会产生这种情况。导线与引脚虚接具有较强的隐蔽性，稍不仔细就会埋下隐患。如果连线时在导线与元件引脚的连接端捕捉不到电气热点，而引脚的另一端却发现了电气热点，或连线时十字交叉的导线上自动放上了接点，就提示已存在虚接了（Protel99中缺省设置为在“T”形导线上自动放置接点）。另外，当原理图中栅格捕捉精度取得太高时，移动鼠标到电气连接热点后，可改用按回车键确定，以免在击鼠标键时移出电气接点。
3）PCB文件中未预先装入含有指定封装的全部正确的库文件。
4）SCH元件库元件引脚与指定封装PCB元件焊盘名称不统一，如SCH元件库中二极管的引脚名称为1、2，而PCB元件库中二极管的焊盘名称却是A、K.
5）原理图中相同网络的网络标号不一致。
6）放置两个以上电源与接地符号时使用了自定义的Protel99不能默认的字符，如+12V与12V、+VCC与VCC等，且符号图形具有不同的含义，编辑时应避免电源与接地相互混淆。
7）两个以上的元件使用了相同的序号（Designator），在创建网络表时只认定了其中的一个元件，致使PCB文件上丢失了相同序号的其他元件.
