SCA7606工作原理

转换器详解

SCA7606 是采用高速、低功耗、电荷再分配逐次逼近型模数转换器的数据采集系统，可以对 8 个模数输入通道进行同 步采样。  SCA606 采用 5V 的单电源供电，   SCA7606 的模拟输入可以接受真双极性输入信号。用 RANGE 引脚可以选 择模拟输入的电压范围。

SCA7606 内置输入钳位保护电路、输入信号放大电路、二阶抗混叠滤波器、采样保持放大器、片上基准电压源、基准 电压缓冲、高速 ADC、数字滤波器以及高速并行和串行接口。  SCA7606 的采样转换通过 CONVST A/B 信号进行使能 控制。

模拟输入

模拟输入范围

SCA7606 可以处理真双极性、单端输入电压。  RANGE 引脚的逻辑电平决定了所有模拟输入通道的输入电压范围。     RANGE=1，则所有通道的模拟输入范围为10V；   RANGE=0，则所有通道的模拟输入范围为5V 。  RANGE 引脚的逻 辑状态改变会立刻影响模拟输入范围，建议根据系统信号所需的输入范围，通过硬件连线设置 RANGE 引脚。

模拟输入阻抗

SCA7606 的模拟输入阻抗为 1MΩ，该阻抗为固定值，不随 SCA7606 的采样频率而变化。高模拟输入阻抗可以省去  SCA7606 前端的驱动放大器电路，   允许 SCA7606 和信号源或者传感器直接相连，同时也省去了驱动放大器的双极性 供电电源。

模拟输入钳位保护电路

图 25 展示了 SCA7606 的模拟输入结构，   每一路模拟输入均有钳位保护电路。虽然采用 5V 的单电源供电，   但是该模 拟输入钳位保护电路允许输入过压达到16.5V。

图 25模拟输入电路

图 26 展示了钳位电路的电源和电流的关系。当输入电压不超过16.5V 时，钳位电路中无电流。当输入电压超过 16.5V 时，   SCA7606 的钳位电路开启。

模拟输入通道上应放置一个串联电阻，在输入电压超过16.5V 时将电流限制在10mA 以内。如果模拟输入通道 Vx 上 有串联电阻，则该通道的信号参考地 VxGND 上也需要一个对等的电阻，否则该通道将出现输入失调误差。

输入模拟抗混叠滤波器

SCA7606 提供了模拟抗混叠滤波器。在5V 输入电压范围内，   3dB 带宽的典型值为 15kHz；在10V 的范围内，   3dB 带宽典型值为 23kHz。

采样保持放大器

SCA7606 的采样保持放大器可以使 ADC 以 16 位的分辨率精确采集满量程幅值的输入正弦波。采样保持放大器在     CONVST x 上升沿时对其各自输入进行同步采样。一个器件的所有8 个采样保持放大器以及不同器件的采样保持放大 器从使能到进入保持模式的延迟时间严格匹配，因此允许对一个系统中的多片 SCA7606 进行同步采样控制。

BUSY 的下降沿表示所有的 8 个通道的转换过程均已经结束，此时采样保持器返回跟踪模式，下一批转换的采集时间开 始计时。

SCA7606 的所有通道转换时间位 4us，8 个通道均转换完成后，   BUSY 信号恢复低电平，   表示转换过程结束。在 BUSY 下降沿时，采样保持放大器返回跟踪模式。在 BUSY 变为低电平后，可以通过并行、并行字节或串行接口从输出寄存器 中读取新数据。或者，   当 BUSY 位高电平时，   可以读取前一次转换的数据，在转换期间从 SCA7606 读取数据对性能几 乎没有影响，可以实现更快的吞吐速率。

ADC 传递函数

SCA7606 的输出编码方式为二进制补码。所设计的码转换在连续的 LSB 整数值的中间(即 1/2LSB 和 3/2LSB)进行。 SCA7606 的 LSB 的大小为 FSR/65536 。SCA7606 的立项传递函数特性如图 27 所示。

LSB 的大小取决于输入电压范围的选择。

内部/外部电压基准

SCA7606 内置了 2.5V 的片上带隙基准电压源和基准电压缓冲电路，缓冲电路可以将 REFIN/REFOUT 引脚的电压同通 过闭环控制放大到约 4.5V 输出到 REFCAPA 和 REFCAPB 引脚  (参考图 28)   ，此放大后的电压给 ADC 作为数据转换  时的参考电压 。  REFCAPA 和 REFCAPB 引脚必须在外部短路在一起，   并通过一个 10uF 陶瓷电容连接至 REFGND，以 确保基准电压缓冲电路工作在闭环状态。

图 28基准电压电路

通过配置 REF SELECT 引脚 ，缓冲电路的输入电压，即 REFIN/REFOUT 引脚的电压，   可以被配置为来自片上的带隙基 准电压源或者外部施加的一个 2.5V 的基准电压源 。  REF SELECT 引脚为高电平，   选择片上的基准电压源；   REF SELECT 为低电平，则内部的基准电压源被禁用，必须在 REFIN/REFOUT 引脚施加一个外部的基准电压源。无论是用片上基准 电压或外部的基准电压，   REFIN/REFOUT 引脚都必须用 10uF 的陶瓷电容去耦连接到 AGND。

典型电路连接

图 9 显示了 SCA7606 的电性连接图。  SCA7606 的四个 AVDD 电源引脚，各使用一个 100nF 的陶瓷电容去耦至          AGND，供电电源端再使用一个 1uF 的陶瓷电容 。  DVDD 电源连接到和处理器相同的电源，并用 100nF 的陶瓷电容去 耦至 AGND。

图 9 展示了使用 SCA7606 片上基准源的内部基准源模式。  REFIN/REFOUT 引脚应该使用一个 10uF 陶瓷电容进行去 耦，   REFCAPA 和 REFCAPB 应当短接在一起并通过 10uF 陶瓷电容去耦至 REFGND。

省电模式

SCA7606 有两种省电模式：待机模式和关断模式。  STBY 和 RANGE 引脚的逻辑状态组合决定了具体进入的省电模式。 STBY = 0 ，    RANGE = 1 ，SCA7606 进入待机模式，   待机模式下 SCA7606 最大的电流为 7 mA 。STBY = 0 ，    RANGE = 0 ，SCA7606 进入关断模式，所有电路停止工作，供电电流只有 3uA 。SCA7606 从关断模式上电之后，需要施加     RESET 脉冲。

转换控制

所有通道同步采样

SCA7606 可以对所有模拟输入通道进行同步采样。当 CONVST A 和 CONVST B 引脚连接在一起并施加转换开始信号 时，所有 8 个通道同步进行采样 。所有通道的转换时间为 tCONV 。  BUSY 信号的高电平表示转换正在进行，当 BUSY 变 为低电平时表示转换结束，   BUSY 信号的下降沿使 8 个通道的采样保持放大器返回跟踪状态。  BUSY 信号的下降沿还表 示可以通过接口读取数据。

数字接口

SCA7606 提供三种数字接口选型：   并行接口、串行接口和并行字节接口 。接口模式可以通过配置 PAR/SER/BYTE SEL 和 DB15/BYTE SEL 引脚来选择，详情见表 5。

表 6 接口模式选择

并行接口模式

选择并行接口模式时，   可以通过控制 CS 和 RD 引脚，从 DB[0:15]总线上依次读取 8 个通道的采样数据.

CS 是使能数据总线的控制信号，   CS 的上升沿使总线引脚进入三态，   其下降沿使总线引脚脱离高阻态。控制 CS 引脚可 以使多个 SCA7606 共享同一个并行的数据总线。

RD 用来从输出转换寄存器读取数据。对 RD 施加脉冲序列，可以使各通道的转换结果按照升序逐个输出到并行总线。 BUSY 变为低电平之后的第一个 RD 下降沿输出通道 V1 的转换结果，下一个 RD 下降沿输出 V2 的转换结果，依次类 推。

当系统里只有一个 SCA7606 时，可以将 CS 和 RD 连接在一起，用数字主机同一个信号来控制。

并行字节接口模式

并行字节接口模式和并行接口模式的工作原理类似，区别在于 16 位的转换结果分两次从 DB[0:7]总线引脚输出，因此 8 个通道的数据读取需要 16 个 RD 的脉冲。并行字节模式下，   DB[0]为数据传输的 LSB，而 DB[7]为数据传输的          MSB ， DB[14]充当 HBEN 引脚 。  DB[14]/HBEN 引脚为逻辑高电平时，首先输出转换结果的高字节(MSB)   ，然后输 出转换结果的低字节(LSB)，   DB[14]/HBEN 引脚为逻辑低电平时，   正好相反。在并行字节模式下，   FRSTDATA 引脚 将维持高电平，   直到 V1 通道的转换结果全部被读取。

串行接口模式

串行接口模式下， CS 、SCLK 和 DOUTA/DOUTB 被用来实现数据传输和控制。

CS 的下降沿使数据输出总线 DOUTA/DOUTB 脱离三态，并逐个输出转换结果的 MSB 。SCLK 的上升沿将随后的所有  数据为逐个输出至 DOUTA 和 DOUTB。在串行读取操作过程中， CS 引脚必须全程保持低电平，   8 各通道数据全部读取 完毕之后才能恢复高电平，   因此一次串行读取数据需要 128 个 SCLK 周期。

SCA7606 有两个串行数据总线 DOUTA 和 DOUTB， 用户可以选择通过单总线或双总线从 SCA7606 读取数据。串行通 信开始之后，   DOUTA 总线上将以 V1，V2，V3，V4，V5，V6，V7，V8 的顺序输出数据，而 DOUTB 总线将以 V5，  V6，V7，V8，V1，V2，V3，V4 的顺序输出数据。

CS 的下降沿到来之后，总线引脚脱离三态，逐个输出 16 位的转换结果的 MSB 。  MSB 在 CS 下降沿之后的第一个 SCLK 下降沿有效，   后续的 15 位数据在 SCLK 的上升沿逐个输出，数据在 SCLK 的下降沿有效。

转换期间读取数据

SCA7606 允许数字主机在数据转换进行的时候读取数据而不影响其性能，   转换期间读取数据可以使用并行或者并行字 节 ，而且不受过采样功能的影响。  BUSY 下降沿到来的时候，输出结果寄存器会被新的转换数据更新，因此读取数据的 操作必须在 BUSY 下降沿到来前完成，或者在 BUSY 下降沿延时t6   (见表 6)之后开始，否则某些通道的数据将出现错 误 。需要注意的是，在采用串行接口读取数据的时候不能在转换期间读取数据，原因是转换时间tCONV 太短，   采用串行 口无法在转换时间内完整的读取数据。

数字滤波器

SCA7606 内置了一个可配置的数字一阶 SINC 滤波器，该数字滤波器的过采样倍数有 OS[2 ：0]引脚的逻辑组合来控    制，详情见表 7 。OS 管教的逻辑在 BUSY 的下降沿被锁存，从而设置下一次转换时的过采样倍数。在 CONVST x 的上 升沿到来时，各个通道的第一个采样点被采集，   SCA7606 内部会才生采样信号对所有通道其它的采样点进行采样，具 体的采样次数由过采样倍数决定，所有采样完成后对采样点求平均值并更新到输出结果寄存器。

过采样操作改善了信噪比 ，但随着过采样倍数的提高，   3dB 带宽以及数据吞吐率均会降低，   因此在对较低数据吞吐率或 者需要更高信噪比的应用中可以考虑使用数字滤波器。

开启过采样功能必须将 CONVST A 和 CONVST B 引脚短接在一起，   而且转换过程中的 BUSY 高电平时间也会延长。 OS[2:0]管脚应当在启动转换之前配置好，   在完成数据读取之前不能更改配置。

表 7 过采样位解码

封装

产品订购信息--联系我们