晶圆代工厂商的先进制程竞赛如火如荼来到7nm，但也有晶圆代工厂商就此打住，联电将止于12nm 制程研发，GlobalFoundries 宣告无限期停止7nm 及以下先进制程发展。一直以来，半导体产业为延续摩尔定律每隔18～24 个月集成电路便为晶体管数目和性能将翻倍提升而努力，10nm 及以下先进制程成本有多高？让晶圆代工老二、老三的GlobalFoundries 和联电纷纷打消发展念头。
一直以来半导体产业奉摩尔定律为圭臬，努力将线宽缩小，以便在芯片上塞入更多晶体管，虽然晶圆代工价格也因制程微缩而随之上升，但越精细的制程技术除了能切割出更多芯片外，也能提升产品效能和降低功耗，在良率控制得宜下，往往还是能获得追求极致产品表现的客户采用，且随着经验累积和设备摊提，将会让现下先进制程技术成本持续下探，进而吸引更多新产品和新应用导入。
但在物理极限下，先进制程微缩变得越来越困难，技术难度提高让晶圆代工厂的资本支出跟着增加，关键的微影制程为持续微缩瓶颈所在，相关设备成本也最为高昂，使得投入的晶圆代工厂商与客户减少。
晶圆代工厂商的最大难关——微影技术
微影技术透过紫外光当光源，将绘制在光罩上的电路图形微缩投影至涂布光阻的晶圆上，再经过曝光显影蚀刻去除光阻等过程，在晶圆产生集成电路。随着制程微缩线宽缩小，光罩也变得更为精细，光源波长也需变短，以避免绕射效应产生。
过去紫外光波长一路从365nm 进展到目前以ArF 气体雷射达到193nm，ArF 193nm曝光机原理上可制作的最小线宽为48nm，加上浸润式微影与多重曝光的搭配，众晶圆代工厂的制程辛苦走到7nm 节点，采用多重曝光技术仅能做单一方向微缩，无法做2个方向的微缩，影响单位面积下所能容纳的晶体管数量，加以所需光罩数与制程数大幅增加，以往随着制程微缩，每芯片成本随之下降情况已不复见。
当制程微缩图形变得复杂，曝光次数需增加，光罩成本也就跟着飙高；根据eBeamInitiative 调查，厂商到7～10nm 节点光罩层数平均来到76 层，甚至有厂商来到逾100 层，这也代表光罩成本激增，到7nm 制程节点已非一般中小型IC 设计厂商所能负担。
波长更短的极紫外光(EUV)成为7nm 以下制程的另一解方，以Samsung 已导入EUV的7nm LPP 制程为例，光罩模块总数减少约20%。
昂贵的解方EUV
EUV 虽能减少光罩，并能降低生产周期(Cycle Time)和晶圆缺陷问题，但EUV 设备所费不赀，ArF 浸润式曝光机价格已要价约5,600～6,200 万美元，EUV 曝光机价格1 台更是上看1.2 亿美元，大幅垫高晶圆代工厂商资本支出，而EUV 波长极短，能量很容易被材料吸收，光罩须重新设计为反射式，成本也较为昂贵，EUV 光源要达到250W和每小时单位产出125 片(WPH)，才能达到半导体厂商量产最低要求，目前ASML 已突破此要求，但相较目前浸润式曝光机可达每小时250 片(WPH)的产出而言，仍有很大努力空间。
EUV 本身也还有光罩薄膜和光阻剂等挑战待突破，因此台积电目前7nm 制程仍使用193i 进行四重曝光(4P4E)，预估第二代7nm 制程才会在部分Layer 使用EUV。
IC 设计与品牌商同样面对的成本高墙
除了光罩，IP 授权与人事研发成本随着最先进制程导入，成本更是节节升高，综合EETAsia 与Semico 估计，一般SoC IP 授权与人事费用约1.5 亿美元，而7nm 将较10nm 多出23%来到1.84 亿美元，5nm 节点更将来到2～2.5 亿美元。
对IC 制造与IC 设计商而言，7nm 以下制程越来越少有厂商玩得起。
从终端芯片来看，可能对芯片成本的提升更有感，以每年搭载最先进制程芯片的Apple iPhone 为例，2018 年新机iPhone XS Max 搭载7nm 制程A12 Bionic 处理器，成本来到72 美元，较2017 年搭载10nm 制程的A11 Bionic 再贵上8%；而光芯片成本已直逼中阶智能型手机80～120 美元整体BOM Cost。
智能型手机的行动运算、服务器、绘图与资料中心等领域，仍受益于芯片微缩计算机运算效能提升与耗电降低的好处，但当成本也节节升高，并不是所有厂商都奋不顾身投入。
目前宣告产品采用7nm 的厂商Apple、Samsung、华为、NVIDIA 与AMD 等厂商若非前几大智能型手机品牌就是CPU/GPU 重要大厂，为了产业上的领先地位，价格敏感度也较低，也有较大生产量，才能分摊光罩、设计与制造等成本；当客户群集中在少数，对非前几大晶圆代工厂商而言，持续进行先进制程的投资，后续产能若无法填补，将面临极大的财务风险，这也是为何联电和GlobalFoundries 纷纷在这场奈米竞赛停止脚步，以获利为优先。
