IBM与AMD联手发表降低65纳米芯片耗电量的新技术

根据cnet报导,ibm与advanced micro devices在international electron devices meeting中联手发表了两篇报告,说明它们如何透过张力硅晶(strained silicon)技术来提高65纳米芯片的效能或降低耗电量;这两家公司已合作数年携手开发新世代半导体制造技术。基本上,amd与ibm是将两个技术加入他们的制造程序中,将芯片中的silicon layers拉紧,如此可使silicon layers更为一致与坚固,电子能更迅速移动,如此设计的芯片将更具效能或可降低秏电量。其中一个技术为embedded silicon germanium,另外一个为stress memorization。amd-ibm的straining技术能够降低40%的秏电量。

这两家公司的前已将一个straining技术”dual-stress liners”加入绝缘体中,例如opteron与cell芯片都有包含这个技术。amd过去曾透过该公司与amberwave的合作关系而将strained silicon技术加入其芯片中,但后来该公司遭遇到制造上的问题,双方的合作也告终结。amd表示,新的silicon germanium技术比之前技术使用的germanium少了很多,也更容易生产。该公司预定在2006年度下半年开始生产65纳米芯片;intel与texas instruments已在今年底展开这类芯片的生产。

intel虽然并不支持silicon on insulator技术,但该公司已把germanium加入芯片中,另外也采用了类似dual-stress liners的技术。intel已开始生产数款65纳米处理器,预定在明年初正式推出。该公司在iedm会议中展示了四款65纳米双核心处理器die的照片,其中包括yonah移动芯片与cedarmill桌上型芯片。intel 65纳米晶体管的效能比90纳米高出37%,其ring oscillator delay为4.25 picoseconds。intel表示该公司并未如同amd与ibm在pmos晶体管加入compressive nitrde capping,该公司希望将其制程尽量简化以控制成本。amd与ibm在65纳米制程上将加入嵌入式sige layer,类似intel使用在90纳米制程上者。intel与amd-ibm这两方阵营何者将会胜出,或哪一个技术比较优异,目前尚无定论。

  • IBM与AMD联手发表降低65纳米芯片耗电量的新技术已关闭评论
    A+
发布日期:2019年07月02日  所属分类:新闻动态