莱迪思半导体公司日前公布了其isplever 7.0版fpga设计工具的主要性能及功能的改进。与以前的isplever版本相比，通过对逻辑综合、映射以及布局布线算法的优化，该版本的设计工具使得莱迪思fpga的性能平均提高了12%，对一些大的、系统级的基准电路而言，性能升幅超过了40%。工具的性能也有了重大的改进，极大地缩短了设计适配的运行时间并降低了对工作站内存的要求。此外，isplever 7.0软件还具有这些特色：reveal——莱迪思第二代逻辑分析/硬件调试工具，更精确且更用户友好的功耗计算器（power calculator）模块，以及针对latticemico32嵌入式开放源代码的微处理器设计工具的多项改进。在莱迪思不断壮大的支持体系中，增加了对新推出的latticexp2 90纳米的非易失的fpga器件系列的全方位支持。
fpga性能的改进
对于需要大于50k lut的系统级fpga基准设计而言，fpga的性能提升了46%；对于大范围的典型基准设计以及各种密度的莱迪思fpga而言，性能平均提高了12%。此外，对于运行时间是至关重要的大的fpga设计而言，莱迪思的isplever 7.0软件缩短了70%以上的设计编译时间，就平均而言，大约快了30%。最后，成功完成大的、高密度设计所需的工作站的内存容量几乎减小了40%，使得基于pc的设计适用于更大的latticesc fpga的设计。
isplever 7.0中的新特性
许多新的特性使得isplever 7.0变得更易于使用并且提高了用户的生产率。主要的新特性包括：reveal逻辑分析器：为支持fpga设计者的直观设计调试过程而设计。针对嵌入式逻辑调试，reveal逻辑分析器采用了以信号为中心的模式。用户首先定义感兴趣的信号，reveal工具随后插入工具（增加fpga测试/监控电路）和恰当的连接以便进行所需的观测。这种指定复杂的、多重事件触发的序列的功能是其它任何fpga供应商的逻辑分析器所不具备的，它使得系统级设计调试变得更快、更容易。
isplever power calculator的功能得到了加强，增加了一个新的考虑环境因素的功耗模型、新的图形化的功耗显示和多种有用的报告。新的热敏电阻选项模型模拟了真实的发热环境，包括散热、气流以及印刷电路板的复杂性，而图形化的功耗曲线反映了工作温度的情况。
现已支持latticexp2系列的latticemico32软微处理器系统的设计也包含了一些新的特性。代码跟踪使用户能够查看并调试引向指定断点的代码；增加了一个经过优化的c语言库从而缩短了代码的长度；添加了新的ddr、serial spi flash以及sdram wishbone外设接口以便完成片上系统的fpga设计。
isplever pro和classic
除了标准的莱迪思isplever软件包外，莱迪思在推出7.0版本的同时，还提供了一种新的可选包，称作isplever pro，它包含了与软件捆绑在一起的一套常用的、价值极高的ip核。这种ip套件包含支持多种莱迪思fpga系列的ddr、ddr2、fir 滤波器、fft 和tri-speed mac模块，使用户能够在许可证授权的有效期内，利用任意数量的ip核来完成无限数量的fpga设计。
莱迪思还同时推出isplever classic软件。isplever classic支持所有成熟的莱迪思可编程逻辑系列，包括其畅销的spld、cpld、ispgdx、ispgdx2、 ispxpga及orca产品系列。
