通信用接收器的发展趋势是必需在信号刚一进入接收器信号通道时就进行取样，并配备有精确的测试仪，而要达到这个目标就要依赖超高速模拟数字转换器来实现。美国国家半导体首推的 adc081000 芯片是一款模拟输入带宽高达 1.8 ghz 的 8 位 1gsps 模拟数字转换器，它采用 0.18 微米 (mm) 的互补金属氧化半导体 (cmos) 工艺技术制造。下文简述了结构及动作的原理，并较详细介绍了上文提到的在动作过程中起什么重要作用。
环顾目前的市场，大部分超高速模拟数字转换器都采用双极互补金属氧化半导体 (bicmos) 工艺技术制造，因此 adc081000 芯片是市场上第一款完全采用 cmos 技术制造的模拟数字转换器产品。由于双极晶体管的补偿电压比 cmos 晶体管低，而增益则较高，因此工程师一向喜欢采用双极芯片设计模拟数字转换器前端，例如取样及保持放大器等信号调节电路。对于需要支持高频率操作的系统来说，双极芯片尤其受工程师欢迎。但双极芯片的缺点是需要较高的供电，其功耗远比采用 cmos 技术的同类芯片大。adc081000 芯片的实际功耗只有 1w 左右。相比之下，市场上功耗最低的 bicmos 模拟数字转换器则耗用超过 3w 的功率。要装设怎样的散热器才可将如此大量的热量全部散发？这却是一个令人极为头痛的问题。adc081000 芯片不但性能卓越，而且符合通信系统及高性能测试仪表所需的动态规格，可提供 7 以上的有效位数 (enob)，远超尼奎斯特（nyquist）的规定。
结构及运作原理
高速模拟数字转换器有多种结构可供选择，其中以快闪式、流水线式或折叠/内插式等三种最受欢迎。采用快闪式及折叠/内插式的结构可让数字 cmos 工艺发挥更大的灵活性。折叠式模拟数字转换器的优点是速度快，而且所需的比较器比快闪式模拟数字转换器少。内插式模拟数字转换器则只需极少量输入放大器，而且所需的输入电容也较低。我们所知的折叠/内插式结构便是这两种技术的集成，其优点是管芯体积较小、功耗较低、而动态性能又很高，因此 adc081000 芯片便采用这种结构，图 1 所示的就是这款芯片的结构框图。
1gsps 的速度提供足够的计时时间 ：
以 adc081000 这类高速、高性能的集成电路来说，它们所需的时钟信号绝对不能附随任何噪音，以确保外部时钟不会将不受欢迎的噪音带进系统，影响系统的整体动态性能。adc081000 芯片所需的时钟必须属于低相位噪音 (低抖动) 时钟，而且必须能以千兆赫 (ghz) 以上的频率操作。传统的石英振荡器虽然可以提供低抖动的时钟信号，但市场上只有极少石英振荡器能提供振荡频率超过几百兆赫 (mhz) 的时钟信号。为了确保振荡频率及低相位噪音符合要求，我们可以采用高频率压控振荡器 (vco)、锁相环路 (pll) 及石英振荡器，并按图 2 所示的设计将之集成一体，这是目前最佳的方法。
美国国家半导体最近推出业内第一款高性能的锁相环路及压控振荡器二合一解决方案，进一步强化其无线通信产品系列的阵容。lmx25xx 芯片系列的优点是可将其射频输出的中心频率设定在 800mhz 至 1.4ghz 之间。这系列芯片的相位噪音极低，确保所产生的抖动不会影响 adc081000 芯片的信噪比 (snr)。设计高速模拟数字转换器的系统设计工程师清楚知道时钟抖动会降低模拟数字转换器的信噪比。以 500mhz 的输入信号为例来说，3ps 的均方根抖动可将信噪比的最高极限降低至 40.5db，其计算方式如下：
adc081000 芯片内部产生的取样时钟抖动极为轻微，其影响基本上可以不理。时钟的设计要小心处理，设计的落实也要考虑实际的应用，这样才可充分发挥 adc081000 芯
