基于FPGA最小系统板的电源和时钟设计

电源引脚

VCCINT:内核电压,与工艺有关,例如130nm工艺为1.5V,90nm工艺为1.2V;

VCCIO:端口电压,一般为3.3V,也可以选择为5V、1.8V、1.5V;

VREF:参考电压;

GND:信号地。

时钟管脚

VCC_PLL:锁相环管脚电压,直接连VCCIO。

VCCA_PLL:锁相环模拟电压,一般通过滤波器连到VCCINT上。

GNDA_PLL:锁相环模拟地。

GNDD_PLL:锁相环数字地。

CLKnum(LVDSCLKnump):锁相环时钟输入,支持LVDS时钟输入,p接正端,num

表示PLL序号。

CLKnum(LVDSCLKnumn):锁相环时钟输入,支持LVDS时钟输入,n接负端,num

表示PLL序号。

PLLnum_OUTp(I/O):锁相环时钟输出,支持LVDS时钟输入,p接正端,num

表示PLL序号。

PLLnum_OUTn(I/O):锁相环时钟输出,支持LVDS时钟输入,n接正端,num

表示PLL序号。

基于FPGA最小系统板的电源和时钟设计
  • 基于FPGA最小系统板的电源和时钟设计已关闭评论
    A+
发布日期:2020年04月25日  所属分类:FPGA  单片机
标签: