随着数据速率超过gb/s水平，工程师必须能够识别和解决抖动问题。抖动是在高速数据传输线中导致误码的定时噪声。如果系统的数据速率提高，在几秒内测得的抖动幅度会大体不变，但在位周期的几分之一时间内测量时，它会随着数据速率成比例提高，进而导致误码。新兴技术要求误码率(ber)，亦即误码数量与传输的总码数之比，低于一万亿分之一(10-12)。随着数据通信、总线和底板的数据速率提高，市场上已经出现许多不同的抖动检定技术，这些技术采用各种不同的实验室设备，包括实时数字示波器、取样时间间隔分析仪(tia)、等时取样示波器、模拟相位检波器和误码率测试仪(bert)。为解决高数据速率上难以解决的抖动问题，工程师必需理解同步和异步网络中使用的各种抖动分析技术。
本文重点介绍3 gb/s以上新兴技术的数据速率。低于3 gb/s的实时示波器可以捕获连续的数据流，可以同时在时域和频域中分析数据流；在更高的数据速率上，抖动分析要更具挑战性。本文将从数字工程师的角度，介绍应对sonet/sdh挑战的各种经验。
抖动分析基本上包括比较抖动时钟信号和参考时钟信号。参考时钟是一种单独的黄金标准时钟，或从数据中重建的时钟。在高数据速率时，分析每个时钟的唯一技术是位检测和误码率测试；其它技术则采用某种取样技术。
如图1所示，眼图是逻辑脉冲的重叠。它为测量信号质量提供了一种有用的工具，即使在极高的数据速率时，也可以在等时取样示波器上简便生成。边沿由‘1’到‘0’转换和‘0’到‘1’转换组成，样点位于眼图的中心。如果电压(或功率)高于样点，则码被标为逻辑‘1’；如果低于样点，则标为‘0’。系统时钟决定着各个位的样点水平位置。
图1: 具有各项定义的眼图。e1是逻辑‘1’的平均电压或功率电平，e0是逻辑‘0’的平均电压或功率电平。参考点t = 0在左边的交点进行选择，右边的交点及其后是位周期tb。
eye crossing point: 眼图交点
left edge: 左沿
right edge: 右沿
nominal sampling point: 标称样点
幅度噪声可能会导致逻辑‘1’的电压或功率电平垂直波动，低于样点，导致逻辑‘1’码错误地标为逻辑‘0’码，即误码。抖动描述了相同的效应，但它是水平波动。抖动或定时噪声可能会导致码的边沿在水平方向中的样点内波动，导致错误。从这种意义上讲，抖动定义为一个数字信号在有效时点上距理想时间位置的短期变化。脉冲电压电平的波动源自不想要调幅(am)。类似的，转换的定时波动可以描述为脉冲相位波动、不想要的调相(pm)或相噪。
在系统器件的定时方面，数据通信和电信技术并不相同。在同步系统中，如sonet/sdh，系统器件同步到公共的系统时钟。在信号通过网络传送时，不同器件生成的抖动会通过网络传播，除非对器件中传送的抖动提出严格的要求，否则抖动可能会无限制地提高。在异步系统中，如千兆位以太网、pci express和光纤通道，器件定时由分布式时钟提供或从数据转换中重建的时钟中提供。在这种情况下，必须限制器件生成的抖动，但从一个器件转移到另一个器件上的抖动则不太重要。不管是哪种情况，底线是系统的工作性能如何，即误码率。
图2: 抖动大的眼图的交点，直方图是一个像素宽的交点块投射到时间轴上的投影。
器件生成的固有抖动称为抖动输出。其主要来源可以分为两个：随机抖动(rj)和确定性抖动(dj)。可以把抖动看作从理想定时位置的、逻辑转换的定时变化，如图中的直方图所示。这一分布显示了被不同抖动源模糊的理想定时位置。抖动分布是rj和dj概率密度函数的卷积。随机抖动源自各种随机流程，如热噪声和散粒噪声，其假设遵守高斯分布，如图3所示。由于高斯分布的尾部扩展到无穷大，rj的峰到峰值没有边界，而rj的均方根则收敛到高斯分布的宽度上。
确定性抖动(dj)包括占空比失真(dcd)、码间干扰(isi)、正弦或周期抖动(pj)和串扰。dcd源自时钟周期中的不对称性。isi源自由于数据相关效应和色散导致的边沿响应变化。pj源自周期来源的电磁捡拾，如电源馈通。串扰是由捡拾其它信号导致
