FPGA_Verilog HDL nios核的5路UART设计

Verilog HDL nios核的5路UART设计（有视频教程）

主要是使用Verilog HDL，nios用的是C语言

内核定制了5路UART串口，每路串口的波特率都不一样。

串口0:115200

串口1:76800

串口2:38400

串口3:9600

串口4:4800

所有串口的功能都是一样的，接收到数据后回传

具体操作可以连接电脑，打开串口调试助手，选择对应的波特率，电脑串口调试助手发送任何数据或者中英文字符串，会立即在接收区接受到发送的数据。