2005年3月22日俄勒冈州威尔逊维尔――mentor graphics公司(nasdaq: ment)今天宣布renesas科技公司完成一项联合开发工作，使mentor graphics® 0-in® 断言综合技术以及基于断言的验证流与renesas公司logicbench快速原型系统实现集成。作为合作成果，renesas公司自此能够采用任何格式对断言做出规定，并将其用于从基于c语言的系统设计直至fpga原型确定的整个验证过程中。断言能够较传统方法更早更快检获错误并加以诊断，从而使得设计团队能够以更为经济和高效的方式完成验证工作。
renesas公司开发其logicbench原型系统的特别目的是在硅片成型之前开始软硬件集成和纠错工作。然而，采用基于fpga的原型方法则可能限制其能力，因为检获和纠正硬件设计错误的工作只能在本地进行。为解决这一问题，renesas需要获得能够以任何格式规定断言的技术，其中包括标准断言语言和库，并直接编译进入logicbench中，从而实现可与软件仿真媲美的可观察性。作为业界为基于断言的验证提供的顶级解决方案，0-in 断言综合五金|工具被选中并继而被用于支持renesas公司的验证流程。
renesas科技公司lsi产品技术部设计技术处系统级设计和验证技术部门经理osamu tada说到：“我们需要一项基于断言的验证方法，将仿真和形式验证熔于一炉，从而强化我们基于logicbench的验证解决方案。我们之所以选择mentor公司的0-in 断言综合技术，是因为它能够为我们实现目标提供最好的解决方案。”
基于断言的验证为验证当前先进的芯片级系统（soc）设计提供了必需的可观察性和可控制性。应用0-in 断言综合工具能够简化断言的规定工作，因为它能够从寄存器传送级（rtl）代码中自动提取设计数据（例如时钟、复位和变量名称）。这种独特的设计推论能力允许断言自动适应设计更改，显著降低了设计过程的维护难度和强度。与其它方法相比，0-in 断言综合技术大大简化了发现和确定错误原因的任务。0-in 断言支持所有标准断言格式，其中包括accellera公司property specification language (psl)、systemverilog 断言s (sva)、 open verification library (ovl)、checkerware® tool以及 0-in 断言库。0-in 断言综合系统产生的断言可与标准仿真、形式引擎、仿真器或硬件原型系统配合使用。
mentor graphics公司0-in验证业务部总经理steven d. white说到：“顶级设计团队要求各种类型的断言检查工具和原型监视工具能够与顶级验证工具实现互操作。为了全面发挥logicbench的能力优势，renesas公司需要通过一种独特的能力收集并报告错误检测和覆盖范围信息。我们的断言综合技术完全能够满足他们的需要。”
mentor graphics、0-in 以及checkerware是mentor graphics公司的注册商标。所有其它公司或产品名称均为其各自拥有者之注册商标或商标。
