随着stratix 10 fpga在内核性能上的大幅度突破，用户现在可以利用创新的hyperflex体系结构，进一步提高设计性能，获得前一代fpga体系结构无法实现的性能突破。开发的快速前向编译功能将客户设计性能提高了两倍，针对性能瓶颈，逐步提供详细的改进建议，从而帮助用户快速进行改进。用户可以采用快速前向编译功能所提供的建议，估算出设计的fmax (最大工作频率)。采用这一创新的设计流程，快速前向编译功能更有利于客户提高stratix 10 fpga设计总体性能，快速实现时序收敛。
altera高端fpga资深市场经理jordon inkeles说：“我们目前提供的stratix 10设计工具帮助客户采用业界性能最好的下一代fpga和soc以最快的速度将产品推向市场。快速前向编译功能与stratix 10 hyperflex体系结构相结合，客户将性能提高了两倍，同时节省了几个星期到数月的工程开发时间。”
以前，为实现性能目标，用户通常需要多次进行耗时的设计迭代，包括尝试各种设计优化，重新运行所有的fpga编译，确定设计修改是否有效。而采用快速前向编译功能，用户能够获得详细的设计优化指南，估算出设计fmax，以充分发挥hyperflex体系结构的优势。由此，客户会更好的确定在哪方面加大投入开发才能最有效的突破性能，从而提高设计性能和吞吐量。结果，stratix 10 fpga客户以更少的设计迭代次数实现了性能目标，很容易将内核性能提高两倍。
stratix 10 fpga和soc简介
stratix 10 fpga和soc设计支持最先进的高性能应用，包括，通信、军事、广播以及计算机和存储市场等领域，同时降低了系统功耗。stratix 10 fpga和soc采用hyperflex体系结构和intel 14 nm三栅极工艺，内核性能比前一代高性能可编程器件平均提高了两倍。hyperflex是altera为stratix 10器件提供的下一代内核架构——是fpga业界过去十年中最显著的体系结构创新，支持传统fpga体系结构无法实现的应用。对于功耗预算非常严格的高性能系统，与stratix v fpga相比，stratix 10器件帮助客户将功耗降低了70%。stratix 10 fpga和soc实现了业界最高水平的集成度，包括：
密度最高的单片器件，有四百多万个逻辑单元。
单精度、硬核浮点dsp性能优于10 teraflop。
串行收发器带宽比前一代fpga高4倍，包括了28-gbps背板收发器，以及56-gbps收发器通路。
高性能、四核64位arm cortex-a53处理器系统。
多管芯解决方案，在一个封装中集成了dram、sram、asic、处理器以及模拟组件。
stratix® 10 fpga和soc的早期试用设计软件，这是业界第一款针对14-nm fpga的设计软件。客户现在可以启动自己的stratix 10 fpga设计，采用stratix 10 hyperflex体系结构和intel 14 nm三栅极工艺，率先体验内核性能两倍的提高。在这一设计软件中，altera引入了hyper-aware设计流程，包括创新的快速前向编译功能，支持客户快速研究设计性能，实现性能突破。http://jcd03.51dzw.com
