意法半导体(stmicroelectronics，简称st)宣布对基于射线跟踪 (ray-tracing) 技术的实验性3d图形应用系统进行测试验证。该解决方案采用一颗与现场可编程门阵列 (fpga, field-programmable gate array) 相连、基于arm®处理器的测试芯片。faster 研发项目以“简化分析合成技术，实现有效配置”为目标，是意法半导体与米兰理工大学 (politecnico di milano) 的合作开发项目;hellas研究技术基金会则是该项目的另一个合作方。欧盟第7框架计划 (european union seventh framework programme: fp7 ic t 287804) 为此项目提供部分研发资金。
fpga是拥有特殊功能的专用芯片，通过不同的设置或编程可改变其功能。这些产品可在运行过程中动态改变本身的功能，从一种电路变成另外一种电路。与各种嵌入式设计通用的中央处理单元 (cpu) 和图形处理单元 (gpu) 相比，可配置的 fpga 硬件在单位空间、性能表现和成本效益方面更占优势。
国际电气电子工程师协会 (ieee，institute of electrical and electronics engineers) 资深会员、意法半导体技术总监danilo pau表示：“为了掌握市场增长机会，多媒体和智能相机市场需要更多具体附加价值的功能。与基于传统处理器的系统相比，基于可配置硬件的灵活低成本系统能够解决这个难题，更有效地满足市场需求。参考目前faster项目的开发成果，该技术有望提升单位硅面积和单位功耗的运算性能，同时为嵌入式系统带来更多新的功能。”
关于faster项目http://jcd03.51dzw.com/
fp7 ic t 287804 faster 项目(facilitating analysis and synthesis technologies for effective reconfiguration;简化分析合成技术，实现有效配置)是一项由多国共同参与的研究项目，部分运作资金来自欧盟科学研究与技术发展第七框架计划 (fp7) 。该项目的企业合作伙伴包括maxeler technologies、意法半导体、synelixis solutions。科研学术机构包括查尔姆斯理工大学 (chalmers university of technology)、hellas研究技术基金会、根特大学 (ghent university)、伦敦帝国理工学院 (imperial college london) 和米兰理工大学 (politecnico di milano)。该项目于2011年9月1日启动，至今已运作3年。
