docsis 3.1的工程设计由cablelabs的携带多千兆位的数据，以现有的混合光纤同轴（hfc）的通过改进的频谱效率使用ofdm（正交频分复用）的多载波调制，并且低密度网络，奇偶校验系前向纠错。
该芯片组符合docsis 3.1规范，其中包括两个196mhz ofdm下行信道; 32单载波docsis 3.0 qam下行通道; 2 ofdm的96mhz-a上行信道和八个单载波docsis 3.0 qam上行通道。
它采用64位多cpu的arm，提供了10k dmips，线速每个端口上的网络支持，以及硬件加速路由和交换。这让多系统运营商（mso）构建面向未来的cpe平台，称该公司与净空，以支持该领域推出新的服务。它是向下兼容docsis 3.0 32×8具有灵活的架构，独立的软件开发和软件升级与栈之间的最小耦合。也有像家庭监控和家庭自动化，并支持各种无线网络配置的新功能。 28纳米fd-soi硅技术提供电源效率在所有工作层面说，该公司，其中包括无风扇设计，以及rf和模拟集成。http://nls.51dzw.com/
准备第一个docsis（有线电缆数据服务接口规范）3.1市场的部署，意法半导体日前宣布stid325（代号巴塞罗那）芯片组的宽带cpe电缆调制解调器，嵌入式多媒体终端适配器（嵌入式多媒体终端适配器）和网关，以及用于视频网关当相关的设置机顶盒芯片组。
