由于集成电路设计水平和工艺技术的提高，集成电路规模越来越大，已可以将整个系统集成为一个芯片（目前已可在一个芯片上集成108个晶体管）。这就使得将含有软硬件多种功能的电路组成的系统（或子系统）集成于单一芯片成为可能。90年代末期集成电路已经进入系统级芯片（SOC）时代。
20世纪80年代，专用集成电路用标准逻辑门作为基本单元，由加工线供给设计者无偿使用以缩短设计周期：90年代末进入系统级芯片时代，在一个芯片上包括了CPU、DSP、逻辑电路、模拟电路、射频电路、存储器和其它电路模块以及嵌入软件等，并相互连接构成完整的系统。
由于系统设计日益复杂，设计业出现了专门从事开发各种具有上述功能的集成电路模块（称做知识产权的内核，即IP核）的工厂，并把这些模块通过授权方式提供给其他系统设计者有偿使用。设计者将以IP核作为基本单元进行设计。IP核的重复使用既缩短了系统设计周期，又提高了系统设计的成功率。
研究表明，与IC组成的系统相比，由于SOC设计能够综合并全盘考虑整个系统的各种情况，可以在同样工艺技术条件下实现更高的系统指标。21世纪将是SOC技术真正快速发展的时期。
近年来由于整机的便携式发展和系统小型化的趋势，要求芯片上集成更多不同类型的元器件，如Si-CMOSIC、GaAs-RFIC、各类无源元件、光机
电器件、天线、连接器和传感器等。单一材料和标准工艺的SOC就受到了限制。近年来在SOC基础上快速发展的系统级封装（SiP），即在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片叠在’—起，构建成更为复杂的、完整的系统。
SiP与SOC相比较具有：
（1）可提供更多新功能;
（2）多种工艺兼容性好;
（3）灵活性和适应性强;
（4）低成本；
（5）易于分块测试；
（6）开发周期较短等优点。
SOC和SiP二者互为补充，一般认为SOC主要应用于更新换代较慢的产品和军事装备要求高性能的产品，SiP主要用于换代周期较短的消费类产
品，如手机等。SiP在合格率和计算机辅助设计方面尚有待进一步提高。
由于SiP的复杂性，无论是在设计和工艺技术方面都提出了更高的要求。在设计方面需要系统工程师、电路设计、版图设计、硅技术设计、测试和制造等工程师团队一起合作共同实现最好的性能、最小的尺寸和最低的成本。首先通过计算机辅助模拟设计采用的IC芯片、功率和无源元件等参数及布局；设计高密度布线中要考虑消除振荡、过冲、串扰和辐射等；热耗散和可靠性的考虑；基板材料的选择（包括介电常数、损耗、互连阻抗等）；制定线宽、间距和通孔等设计规则;最后设计出母板的布图。
SiP采用近十年来快速发展的倒装焊互连技术，倒装焊互连比引线键合具有直流压降低、互连密度高、寄生电感小、热特性和电学性能好等优点，但费用较高。SiP的另一大优点是可以集成各种无源元件。无源元件在集成电路中的用量日益增加，如在手机中无源元件和有源器件之比约为50：1。采用近年来发展的低温共烧多层陶瓷（LTCC）和低温共烧铁氧体（LTCF）技术，即在多层陶瓷内集成电阻、电容、电感、滤波器和谐振器等无源元件，就如同在硅片中集成有源器件一样。此外，为了提高管芯在封装中所占面积比多采用两个以上的芯片叠层结构，在Z方向上进行三维集成。其叠层芯片之间超薄柔性绝缘层底板的研制、底板上的铜布线、互连通孔和金属化等新工艺技术得到了发展。
SiP以其进入市场快、更小、薄、轻和更多的功能的竞争力， 目前己在工业界得到广泛地应用。其主要应用领域为射频／无线应用、移动通信、网络设备、计算机和外设、数码产品、图像、生物和MEMS传感器等。
到2010年预计SiP的布线密度可达6000cm/cm2，热密度达到100W/cm2，元件密度达5000／cm2，I/O密度达3000/cm2。系统级封装设计也像SOC的自动布局布线一样朝着计算机辅助自动化的方向发展。Intel公司最先进的SiP技术已将五片叠层的闪存芯片集成到1．0mm的超薄封装内。日本东芝的SiP目标是把移动电话的全部功能集成到一个封装内。日本最近预测如果全世界LSI系统的1／5采用SiP技术，则SiP的市场可达1．2万亿日元。SiP以其进入市场快的优势，在未来几年内将以更快的增长速度发展。我国在加快发展集成电路设计和芯片制造的同时，应当加大系统级封装的研究和开发。
